Pegelumwandlungsschaltung, die effizient eine Amplitude eines Signals kleiner Amplitude erhöht

专利摘要:
Ein Gate (9) eines N-Kanal MOS-Transistors (6), der einen Ausgangsknoten (2) treibt, wird durch ein Kapazitätselement (8) gemäß einem Eingangssignal (IN) getrieben. Eine Spannung an einem Sourceknoten (4) des Treibetransistors (6) wird als ein Ausgangssignal an einen Ausgangsknoten angelegt. Somit ist es möglich, eine Pegelumwandlung einer Spannung auf einem niedrigen Pegel des Eingangssignals (IN) mit einer höheren Spannung (VDD und GND) als der Sourceknotenspannung (-VL) des Treibetransistors durchzuführen. Es ist folglich möglich, eine Pegelumwandlungsschaltung zu erzielen, die die Anzahl der Herstellungsschritte reduzieren kann und die Pegelumwandlung eines beliebigen logischen Pegels des Eingangssignals durchführen kann.
公开号:DE102004027183A1
申请号:DE200410027183
申请日:2004-06-03
公开日:2005-01-20
发明作者:Youichi Tobita
申请人:Mitsubishi Electric Corp；
IPC主号:H03K17-22

专利说明:
[0001] Dievorliegende Erfindung betrifft eine Pegelumwandlungsschaltung zumUmwandeln einer Amplitude eines Signals und speziell eine Pegelumwandlungsschaltung,die einen Isoliertgate-Feldeffekttransistoreines einzigen Leitungstyps verwendet.
[0002] Inkonventionellen Halbleitervorrichtungen wurde häufig eine CMOS-Schaltung verwendet,die aus einem P-Kanal MOS-Transistor (Isoliertgate-Feldeffekttransistor)und einem N-Kanal MOS-Transistorgebildet ist. Basierend auf den Eigenschaften der Schwellenspannungender MOS-Transistoren ist es in der CMOS-Schaltung üblich, den P-Kanal MOS-Transistoranzuschalten, wenn ein Signal auf einem H-Pegel (logischer Hochpegel)ausgegeben werden soll, und den N-Kanal MOS-Transistor anzuschalten,wenn ein Signal auf einem L-Pegel (logischer Niedrigpegel) ausgegeben werdensoll. In der CMOS-Schaltung fließt ein Lade/Entlade-Strom, wenn sichein Ausgangssignal der CMOS-Schaltung ändert, aber es fließt keinStrom, wenn das Ausgangssignal stabil ist, sodass die Leistungsaufnahmeklein gemacht werden. kann.
[0003] Esgibt einige Fälle,in denen eine interne Spannung auf einem von einer Leistungsversorgungsspannungund einer Massespannung unterschiedlichen Pegel in Halbleitervorrichtungenverwendet wird. Wenn die interne Spannung größer ist, als die Leistungsversorgungsspannung,oder niedriger ist, als die Massespannung, muss ein Signal, das sichzwischen der Leistungsversorgungsspannung und der Massespannung ändert, inein Signal umgewandelt werden, das sich zwischen der internen Spannungund der Massespannung, zwischen der Leistungsversorgungsspannungund der internen Spannung oder zwischen einer ersten und einer zweiteninteren Spannung ändert,und füreine solche Umwandlung ist eine Pegelumwandlungsschaltung erforderlich.
[0004] Wenndie Pegelumwandlungsschaltung von einer CMOS-Schaltung gebildetist, müssenP- und N-Kanal MOS-Transistoren verwendet werden, was zu einer erhöhten Anzahlvon Herstellungsschritten führt.Um eine solche Erhöhungzu vermeiden, kann eine Pegelumwandlungsschaltung aus einer einzigenArt von MOS-Transistoren ausgebildet werden, wie zum Beispiel inder Japanischen Patentoffenlegungsschrift Nr. 2002-328643 offenbartist.
[0005] Diein der oben genannten Druckschrift des Standes der Technik offenbartePegelumwandlungsschaltung wandelt ein Signal, das sich zwischeneiner Massespannung und einer Leistungsversorgungsspannung ändert, inein Signal um, das sich zwischen der Massespannung und einer internen SpannungVDD2 ändert,die größer ist,als die Leistungsversorgungsspannung VDD1. Die in der oben genanntenDruckschrift des Standes der Technik offenbarte Pegelumwandlungsschaltungbeinhaltet eine Eingangsstufe, die von einem N-Kanal MOS-Transistorgebildet ist, der in Reihe mit einem diodenverbundenen Lastelementgeschaltet ist und dessen Gate ein Eingangssignal empfängt, eineGegentaktausgangsstufe, die von einem in Reihe zwischen einen internenSpannungsversorgungsknoten und einen Masseknoten geschalteten N-Kanal MOS-Transistor gebildetist, und ein Kapazitätselement,das zwi schen einen Ausgangsknoten der Gegentaktausgangsstufe undeinen Ausgangsknoten der Eingangsstufe geschaltet ist. Ein MOS-Treibetransistoran einer Hochseite der Ausgangsstufe weist ein Gate auf, das mitdem Ausgangsknoten der Eingangsstufe gekoppelt ist, und ein Eingangssignal istan ein Gate eines MOS-Treibetransistorsan einer Niedrigseite der Ausgangsstufe angelegt.
[0006] DasKapazitätselementwird als eine Urladekapazitätverwendet. Nun wird angenommen, dass das Eingangssignal auf demNiedrigpegel ist, der Treibetransistor in der Eingangsstufe ausist und der Treibetransistor an der Niedrigseite in dem Ausgangssignalaus ist. Wenn der Spannungspegel des von der Ausgangsstufe angelegtenAusgangssignals gemäß dem Eingangssignalansteigt, erhöhtin diesem Fall ein Urladeeffekt des Kapazitätselements die Gatespannungdes hochseitigen MOS-Treibetransistors in der Ausgangsstufe aufeinen Pegel, der höher ist,als die interne Spannung VDD2, sodass ein Signal auf einem Pegelder Spannung VDD2 erzeugt wird.
[0007] Wenndas Eingangssignal auf dem Hochpegel ist, treibt der niedrigseitigeMOS-Transistor in der Ausgangsstufe das Ausgangssignal auf den Massespannungspegel.Bei diesem Vorgang erreicht das Ausgangssignal der Eingangsstufeeinen niedrigen Pegel eines Spannungspegels, der durch die An-Widerstände desdiodenverbundenen Last-MOS-Transistors und des Treibetransistorsbestimmt ist, und der hochseitige MOS-Treibetransistor in der Ausgangsstufewird nichtleitend.
[0008] Inder oben genannten Druckschrift werden in der Pegelumwandlungsschaltungzum Eliminieren von Schritten des Bildens eines P-Kanal MOS-Transistorsnur N-Kanal MOS-Transistoren verwendet, um die Anzahl von Herstellungsschrittenzu reduzieren.
[0009] Inder Struktur der in der oben genannten Druckschrift offenbartenPegelumwandlungsschaltung ist das Gate des hochseitigen MOS-Treibetransistorsin der Ausgangsstufe in den elektrisch schwebenden Zustand gesetztund durch den Urladevorgang des Kapazitätselements wird der Spannungspegeldes Gate angehoben, um ein Signal auf dem Hochpegel der SpannungVDD2 zu erzeugen, die größer ist,als die Hochpegelspannung VDD1 des Eingangssignals. Beide Niedrigpegelspannungen desEingangssignals und des Ausgangssignals sind gleich der Massespannung.Der Treibetransistor in der Eingangsstufe und der niedrigseitigeMOS-Treibertransistorin der Ausgangsstufe werden gemeinsam mit dem Eingangssignal versorgt,sodass die Pegelumwandlung des Eingangssignals auf die Hochpegelspannungdurchgeführtwerden kann.
[0010] Wennder N-Kanal MOS-Transistor verwendet wird, kann jedoch der niedrigePegel des Ausgangssignals nicht niedriger als die Massespannung gemachtwerden. Falls der niedrigseitige MOS-Transistor in der Ausgangsstufe an einenegative Spannungsversorgung anstelle des Masseknotens gekoppeltwird, wird der niedrigseitige MOS-Treibetransistor in der Ausgangsstufenicht nichtleitend, selbst wenn sein Gate den Pegel der Massespannungerreicht. Folglich fließtin der Ausgangsstufe ein Durchgangsstrom und die Spannung des Ausgangssignals aufdem hohen Pegel verringert sich.
[0011] Fallsein Signal auf einem niedrigen Pegel einer negativen Spannung, dieniedriger ist als die Massespannung, erzeugt werden soll, werdenin der Struktur der vorhergehenden Druckschrift Spannungspolaritäten invertiertund die MOS-Transistoren sindvon P-Kanal Transistoren gebildet. In diesem Fall sind die Hochpegelspannungendes Eingangs- und des Ausgangssignals jedoch beide gleich der Leistungsversorgungsspannung.
[0012] Inder Struktur der vorhergehenden Druckschrift konnte deshalb mitnur den N-Kanal MOS-Transistoren die Niedrigpegelspannung des Eingangssignalsnicht in eine Spannung umgewandelt werden, die niedriger ist, alsdie Niedrigpegelspannung. Gleichermaßen ist es mit nur P-Kanal MOS-Transistorenunmöglichein Ausgangssignal mit einer Hochpegelspannung zu erzeugen, diehöher ist,als die Hochpegelspannung des Ausgangssignals.
[0013] Zusätzlich konntenin der Struktur der vorhergehenden Stand der Technik-Referenz nichtsowohl die Hoch- und Niedrigpegelspannung des Eingangssignals miteiner gemeinsamen Schaltungsstruktur umgewandelt werden.
[0014] Esist Aufgabe der vorliegenden Erfindung, eine Pegelumwandlungsschaltungbereitzustellen, die in der Lage ist, leicht eine Spannungspegelumwandlungbeider logischer Pegel einer Signalspannung mit MOS-Transistoreneiner einzigen Art auszuführenund weiterhin eine Pegelumwandlungsvorrichtung bereitzustellen,die in der Lage ist, eine Niedrigpegelspannung in eine noch niedrigereSpannung mit nur N-Kanal MOS-Transistoren umzuwandeln, und weiterhineine Pegelumwandlungsvorrichtung bereitzustellen, die in der Lageist, eine Hochpegelspannung in eine noch höhere Spannung mit nur P-KanalMOS-Transistoren umzuwandeln.
[0015] DieAufgabe wird gelöstdurch eine Pegelumwandlungsschaltung gemäß Anspruch 1. Weiterbildungender Erfindung sind in den Unteransprüchen gekennzeichnet.
[0016] Eineerfindungsgemäße Pegelumwandlungsschaltungist eine Pegelumwandlungsschaltung mit einer ersten und einer zweitenLeistungsversorgung und die ein Eingangssignal mit einer kleineren Amplitudeals eine Spannungsdifferenz zwischen der ersten und der zweitenLeistungsversorgung in ein Signal umwandelt, das sich zwischen Spannungspegelnentsprechend den Spannungen der ersten und der zweiten Leistungsversorgung ändert, undbeinhaltet einen zwischen einen Ausgangsknoten und die erste Leistungsversorgunggekoppelten ersten MOS-Transistor; ein zwischen einen Knoten, derdas Eingangssignal empfängt,und ein Gate des ersten MOS-Transistors gekoppeltes erstes Kapazitätselement;ein erstes zwischen das Gate des ersten MOS-Transistors und dieerste Leistungsversorgung gekoppeltes stromtreibendes Element; undein zwischen die zweite Leistungsversorgung und den Ausgangsknotengekoppeltes zweites stromtreibendes Element.
[0017] DurchKapazitätskopplungoder einen Ladepumpvorgang des Kapazitätselements ändert sich ein Gatepotentialdes ersten MOS-Transistorsmit einer Amplitude des Eingangssignals mit Bezug auf einen Spannungspegelder ersten Leistungsversorgung. Deshalb kann der erste MOS-Transistorzuverlässiggemäß dem Eingangssignalin den leitenden/nichtleitenden Zustand gesetzt werden und der logischePegel des Eingangssignals entsprechend der ersten Leistungsversorgungsspannungkann auf den Pegel der ersten Leistungsversorgungsspannung umgewandeltwerden.
[0018] Fallsder erste MOS-Transistor ein N-Kanal MOS-Transistor ist, und dieerste Leistungsversorgungsspannung eine negative Spannung ist, ändert sichzum Beispiel die Gatespannung des ersten MOS-Transistors zwischender negativen Spannung und einer Spannung, die höher ist, als die negative Spannung.Wenn das Eingangssignal auf dem hohen Pegel ist, wird deshalb dererste MOS-Transistor leitend, sodass er ein Ausgangssignal auf einemnegativen Spannungspegel erzeugt. Wenn das Eingangssignal auf demniedrigen Pegel ist, erreicht das Gate des ersten MOS-Transistors einenniedrigen Pegel der niedrigen Spannung und der erste MOS-Transistorwird nichtleitend, sodass das zweite stromtreibende Element dasAusgangssignal auf den hohen Pegel bringen kann.
[0019] Fallsder erste MOS-Transistor ein P-Kanal MOS-Transistor ist, wird dasGatepotential des ersten MOS-Transistors durch das Kapazitätselement zwischeneinem Pegel der ersten Leistungsversorgungsspannung und einem Pegelgeändert,der niedriger ist, als die erste Leistungsversorgungsspannung, undder erste MOS-Transistorkann zuverlässiggemäß dem Eingangssignalin den leitenden/nichtleitenden Zustand gesetzt werden. Wenn dasEingangsignal auf dem niedrigen Pegel ist, erreicht das Gatepotentialdes ersten MOS-Transistors den niedrigen Pegel und der erste MOS-Transistor wirdleitend, sodass ein Signal auf dem Pegel der ersten Leistungsversorgungsspannungals das Ausgangssignal erzeugt wird.
[0020] WeitereMerkmale und Zweckmäßigkeiten derErfindung ergeben sich aus der Beschreibung von Ausführungsbeispielenanhand der beigefügten Zeichnungen.Von den Figuren zeigen:
[0021] 1 eine Struktur einer Pegelumwandlungsschaltunggemäß einerersten Ausführungsform derErfindung;
[0022] 2 ein Signalverlaufsdiagramm,das einen Betrieb der in 1 gezeigtenPegelumwandlungsschaltung illustriert;
[0023] 3A und 3B beispielhaft Modifikationen von in 1 gezeigten Widerstandselementen;
[0024] 4A und 4B beispielhaft weitere Modifikationender in 1 gezeigten Widerstandselemente;
[0025] 5 schematisch eine Konfigurationeiner Pegelumwandlungsschaltung gemäß einer zweiten Ausführungsformder Erfindung;
[0026] 6 ein Signalverlaufsdiagramm,das einen Betrieb der in 5 gezeigtenPegelumwandlungsschaltung illustriert;
[0027] 7 eine Konfiguration einerPegelumwandlungsschaltung gemäß einerdritten Ausführungsformder Erfindung;
[0028] 8 eine Modifikation derdritten Ausführungsformder Erfindung;
[0029] 9 ein Signalverlaufsdiagramm,das einen Betrieb einer in 8 gezeigtenPegelumwandlungsschaltung illustriert;
[0030] 10 eine Konfiguration einerPegelumwandlungsschaltung gemäß einervierten Ausführungsformder Erfindung;
[0031] 11 ein Signalverlaufsdiagramm,das einen Betrieb der in 10 gezeigtenPegelumwandlungsschaltung illustriert;
[0032] 12 eine Modifikation dervierten Ausführungsformder Erfindung;
[0033] 13 eine Konfiguration einerPegelumwandlungsschaltung gemäß einerfünftenAusführungsformder Erfindung;
[0034] 14 ein Signalverlaufsdiagramm,das einen Betrieb der in 13 gezeigtenPegelumwandlungsschaltung illustriert;
[0035] 15 eine Konfiguration einesHauptabschnitts einer Pegelumwandlungsschaltung gemäß einersechsten Ausführungsformder Erfindung;
[0036] 16 ein Signalverlaufsdiagramm,das einen Betrieb der in 15 gezeigtenSchaltung illustriert;
[0037] 17 eine Modifikation dersechsten Ausführungsformder Erfindung;
[0038] 18 eine Konfiguration einesHauptabschnitts einer Pegelumwandlungsschaltung gemäß einersiebten Ausführungsformder Erfindung;
[0039] 19 eine Konfiguration einesHauptabschnitts einer Pegelumwandlungsschaltung gemäß einerachten Ausführungsformder Erfindung;
[0040] 20 ein Signalverlaufsdiagramm,das einen Betrieb einer in 19 gezeigtenAnschaltzurücksetzschaltungillustriert;
[0041] 21 schematisch ein Beispieleiner Konfiguration der in 19 gezeigtenAnschaltzurücksetzschaltung;und
[0042] 22 ein Signalverlaufsdiagramm,das einen Betrieb der in 21 gezeigtenAnschaltzurücksetzschaltungillustriert.
[0043] 1 zeigt eine Konfigurationeiner Pegelumwandlungsschaltung gemäß einer ersten Ausführungsformder Erfindung. Die in 1 gezeigtePegelumwandlungsschaltung erzeugt aus einem Signal IN, das sichzwischen einem hohen Pegel einer Spannung VDD und einem niedrigenPegel einer Referenzspannung GND ändert, ein Signal/OUT, das sichzwischen einem hohen Pegel einer positiven Spannung VH, die höher istals die Spannung VDD, und einem niedrigen Pegel einer negativenSpannung –VL ändert, dieniedriger ist als die Referenzspannung GND. Die Spannung VDD unddie positive Spannung VH könnenden gleichen Pegel aufweisen oder sich im Pegel voneinander unterscheiden.Die Referenzspannung GND stellt einen Messreferenzpegel für verschiedeneSpannung dar und befindet sich üblicherweiseauf dem Massespannungspegel.
[0044] In 1 beinhaltet die Pegelumwandlungsschaltungein zwischen einen hochseitigen Leistungsversorgungsknoten 3 undeinen Ausgangsknoten 2 geschaltetes Widerstandselement 5,einen zwischen den Ausgangsknoten 2 und einen negativen Leistungsversorgungsknoten(niedrigseitigen Leistungsversorgungsknoten) 4 geschaltetenN-Kanal MOS-Transistor 6, ein zwischen einen Signaleingangsknoten 1 undeinen Gateknoten 9 eines MOS-Transistors 6 geschaltetesKapazitätselement 8,und ein zwischen einen Gateknoten 9 und den niedrigseitigenLeistungsversorgungsknoten 4 geschaltetes Widerstandselement 7.
[0045] Derhochseitige Leistungsversorgungsknoten 3 ist mit der positivenSpannung VH versorgt und der niedrigseitige Leistungsversorgungsknoten 4 ist mitder negativen Spannung –VLversorgt.
[0046] DasWiderstandselement 5 weist einen Widerstandswert RL aufund das Widerstandselement 7 weist einen WiderstandswertRG auf. Dieses Widerstandselemente 5 und 7 funktionierenals Stromtreibende Elemente. Das Kapazitätselement 8 weisteinen KapazitätswertCc auf.
[0047] DasEingangssignal IN ändertsich zwischen der Spannung VDD und der Referenzspannung GND. DasAusgangssignal /OUT wird am Ausgangsknoten 2 als ein invertiertesSignal des Eingangssignals IN erzeugt.
[0048] 2 ist ein Signalverlaufsdiagramm,das einen Betrieb der in 1 gezeigtenPegelumwandlungsschaltung illustriert. Bezugnehmend auf 2 wird ein Betrieb der in 1 gezeigten Pegelumwandlungsschaltungnun beschrieben.
[0049] Eswird angenommen, dass die Pegelumwandlungsschaltung zu einer Zeitt0 in einem stationärenZustand ist und dass das an den Eingangsknoten 1 angelegteEingangssignal IN auf dem Pegel der Referenzspannung GND ist. Indiesem Fall hältdas Widerstandselement 7 den Gateknoten 9 aufdem Pegel der negativen Spannung –VL und die Gate- und Sourcepotentialedes MOS-Transistors 6 sind einander gleich gemacht undfolglich ist er nicht leitend. In diesem Zustand ist das Ausgangssignal /OUTvom Ausgangsknoten 2 aufgrund von Laden von dem hochseitigenLeistungsversorgungsknoten 3 über das Widerstandselement 5 aufdem Pegel der positiven Spannung VH.
[0050] Zueiner Zeit t1 steigt das an den Eingangsknoten 1 angelegteEingangssignal IN von dem Pegel der Referenzspannung GND auf denPegel der Spannung VDD. Diese Spannungsänderung wird durch das Kapazitätselement 8 anden Gateknoten 9 übertragen.Da parasitäreKapazitäten,wie zum Beispiel eine Gatekapazität des MOS-Transistors 6 und eineLeitungskapazitätdes Gateknotens 9 an dem Gateknoten 9 vorhandensind, erniedrigen diese parasitärenKapazitätenden Pegel der überdas Kapazitätselement 8 anden Gateknoten 9 gekoppelten Spannung. Es wird hier angenommen,dass der KapazitätswertCc des Kapazitätselements 8 verglichen mitden parasitärenKapazitätenausreichend groß ist unddie Potentialänderungder Spannung VDD an dem Gateknoten 9 übertragen wird.
[0051] Eswird außerdemangenommen, dass eine Zeitkonstante, die durch ein Produkt des WiderstandswertsRG des Widerstandselements 7 und eines KapazitätswertsCc des Kapazitätselements 8 bestimmtist, ausreichend größer istals eine Zeitperiode des hohen Pegels des Eingangssignals IN. In diesemFall steigt der Spannungspegel des Gateknotens 9 von dernegativen Spannung –VLum die Spannung VDD an und verringert sich allmählich gemäß der durch das Widerstandselement 7 unddas Kapazitätselement 8 bestimmtenZeitkonstante.
[0052] ZurZeit t1 ist als Ergebnis des Spannungsansteigens des Gateknotens 9 dieSpannung VDD zwischen dem Gate und der Source des MOS-Transistors 6 angelegt.Annehmend dass die Schwellenspannung des MOS-Transistors ausreichendniedriger ist als die Spannung VDD wird der MOS-Transistor leitendund der Spannungspegel des Ausgangsknotens 2 sinkt auf(–VL + ΔVL1), wobeidie Spannung ΔVL1eine Ausgangsoffsetspannung ist, die durch ein Verhältnis zwischendem Widerstandselement 5 und dem An-Widerstand des MOS-Transistors 6 bestimmtist. Wenn der Spannungspegel des Gateknotens 9 sich durchdas Entladen überdas Widerstandselement 7 verringert, steigt deshalb der An-Widerstand des MOS-Transistors 6 an,so dass die Ausgangsoffsetspannung ΔVL1 ansteigt.
[0053] Zueiner Zeit t2 sinkt das Eingangssignal IN von der Spannung VDD aufdie Referenzspannung GND ab. Diese Spannungsänderung wird durch das Kapazitätselement 8 anden Gateknoten 9 übertragenund die Spannung am Gateknoten 9 verringert sich um dieSpannung VDD. Zur Zeit t2 ist der Spannungspegel des Gateknotens 9 aufgrunddes Entladens durch das Widerstandselement 7 um eine Spannung ΔVH niedrigerals der zur Zeit t1 und der Spannungspegel des Gateknotens 9 erreichteinen Pegel, der niedri ger ist als die negative Spannung –VL. Antwortendwird der MOS-Transistor 6 nichtleitend und der Ausgangsknoten 2 wird durch das Widerstandselement 5 geladen,so dass er wieder den Spannungspegel der positiven Spannung VH erreicht.
[0054] Zueiner Zeit t2 steigt der Spannungspegel des Ausgangsknotens 2 von(–VL + ΔVL2) aufdie positive Spannung VH. Dies ist so, weil der AN-Widerstand desMOS-Transistors 6 allmählichgemäß dem Absinkenseines Gatepotentials ansteigt und entsprechend steigt der Ausgangsoffsetspannungspegel.
[0055] DieSpannungen ΔVHund ΔVL2sind derart gesetzt, dass sowohl der hohe als auch der niedrige Pegeldes Ausgangssignals /OUT des Ausgangsknotens 2 außerhalbdes Bereichs der logischen Eingangsschwellenspannung einer Schaltungin einer folgenden Stufe sind. Folglich kann das EingangssignalIN, das sich zwischen den Spannungen VDD und GND ändert, inein Signal umgewandelt werden, das sich zwischen den SpannungenVH und (ΔVH2 – VL) ändert.
[0056] DieSpannung ΔVHist durch den KapazitätswertCc des Kapazitätselements 8,den Widerstandswert RG des Widerstandselements 7 und eineHochpegelzeitperiode des Eingangssignals IN bestimmt. Die SpannungVL2 ist durch einen Kanalwiderstand in dem Zustand, wenn die Spannungvom Gate zur Source des MOS-Transistors 6 gleich(VDD – ΔVH) ist,sowie den Widerstandswert RL des Widerstandselements 5 bestimmt.Durch angemessenes Auswählendieser Parameter ist es möglich,die Spannungen ΔVHund ΔVL2angemessen klein zu machen.
[0057] 3A zeigt eine Modifikationdes in 1 gezeigten Widerstandselements 5.In 3A ist das Widerstandselement 5 durcheine Konstantstromquelle 5a ersetzt, die eine Stromtreibefähig keitaufweist, die im wesentlichen gleich der des Widerstandselements 5 ist,und die zwischen den hochseitigen Leistungsversorgungsknoten 3 undden Ausgangsknoten 2 geschaltet ist.
[0058] 3B zeigt eine Modifikationdes Widerstandselements 7. In einer in 3B gezeigten Struktur ist das Widerstandselement 7 durcheine Konstantstromquelle 7a ersetzt, die eine Stromtreibefähigkeitaufweist, die im wesentlichen gleich der des Widerstandselements 7 ist,und die zwischen den Gateknoten 9 und den niedrigseitigenLeistungsversorgungsknoten 4 geschaltet ist.
[0059] Gemäß den inden 3A und 3B gezeigten Strukturen sinddie Widerstandselemente 5 und 7 in der in 1 gezeigten Pegelumwandlungsschaltung durchKonstantstromversorgungen 5a bzw. 7a ersetzt.In diesem Fall kann die Ansteigegeschwindigkeit des Ausgangssignals/OUT durch den Treibestrom der Konstantstromquelle 5a akkuratgesetzt werden. Der niedrige Pegel des Ausgangssignals /OUT istgemäß einemStrom, der durch die Konstantstromquelle 5a geliefert wird,und den An-Widerstand des MOS-Transistors 6 bestimmt. Auchkann die Entladegeschwindigkeit des Gateknotens 9 durch dieKonstantstromquelle 7a akkurat gesetzt werden. Wenn einBetrag des Treibestroms der Konstantstromquelle 7a angemessenklein gemacht wird, kann dementsprechend der Betrag ΔVH des Potentialherabsetzensdes Gateknotens 9 angemessen klein gemacht werden.
[0060] 4A zeigt eine weitere Modifikationdes in 1 gezeigten Widerstandselements 5.In 4A ist das Widerstandselement 5 durcheinen N-Kanal MOS-Transistor 5b ersetzt, dessen Drain unddessen Gate beide mit dem hochseitigen Leistungsversorgungsknoten 3 gekoppeltsind und der in einem Widerstandsmodus arbeitet.
[0061] 4B zeigt eine weitere Modifikationdes in 7 gezeigten Widerstandselements 7.In 4B ist das Widerstandselement 7 durcheinen N-Kanal MOS-Transistor 7b ersetzt, dessen Gate undDrain mit dem Gateknoten 9 verbunden sind, und der in einemWiderstandsmodus arbeitet.
[0062] DieseMOS-Transistoren 5b und 7b arbeiten in einem Sättigungsbereichund funktionieren durch ihre An-Widerstände als Widerstandselemente.Die Stromtreibefähigkeitder MOS-Transistoren 5b und 7b ist im wesentlichengleich der der Widerstandselemente 5 und 7 gemacht,sodass ein Stromtreibeelement mit einer reduzierten Besetzungsfläche und einemlimitierten Treibestrom implementiert werden kann.
[0063] DerMOS-Transistor 6 und die MOS-Transistoren 5b und 7b können durchdieselben Herstellungsprozessschritte erzeugt werden, so dass die Anzahlder Herstellungsschritte reduziert werden kann.
[0064] Gemäß der erstenAusführungsformder Erfindung, wie oben beschrieben, wird das Gatepotential desN-Kanal MOS-Treibetransistors,der das Ausgangssignal auf den niedrigen Pegel treibt, durch die Kapazitätskopplunggemäß dem Eingangssignalgeändertund folglich kann die Niedrigpegelspannung des Eingangssignals ineinen noch niedrigeren Spannungspegel umgewandelt werden.
[0065] 5 zeigt eine Konfigurationeiner Pegelumwandlungsschaltung gemäß einer zweiten Ausführungsformder Erfindung. In 5 beinhaltetdie Pegelumwandlungsschaltung einen P-Kanal MOS-Transistor 16, der zwischeneinen hochseitigen Leistungsversorgungsknoten 13 und einenAusgangsknoten 12 geschaltet ist, ein zwischen den Ausgangsknoten 12 undeinen niedrigseitigen Leis tungsversorgungsknoten 14 geschaltetesStromtreibeelement 15, ein zwischen den hochseitigen Leistungsversorgungsknoten 13 undeinen Gateknoten 19 des MOS-Transistors 16 geschaltetesStromtreibeelement 17, und ein zwischen einen Eingangsknoten 11,der ein Eingangssignal IN erhält,und den Gateknoten 19 geschaltetes Kapazitätselement 18.
[0066] DasEingangssignal IN ändertsich zwischen der Spannung VDD und der Referenzspannung GND, wiein der ersten Ausführungsform.Der hochseitige Leistungsversorgungsknoten 13 empfängt eineSpannung VHG und der niedrigseitige Leistungsversorgungsknoten 14 empfängt eineSpannung VLW. Die hochseitige Leistungsversorgungsspannung VHG istgrößer, alsdie Hochpegelspannung VDD des Eingangssignals IN. Die niedrigseitige LeistungsversorgungsspannungVLW kann die Referenzspannung GND sein oder kann niedriger als die ReferenzspannungGND sein. Weiterhin kann die niedrigseitige LeistungsversorgungsspannungVLW größer seinals die Referenzspannung GND.
[0067] Jedesder Stromtreiberelemente 15 und 17 ist aus einemWiderstandselement, einer Konstantstromquelle oder einem P-KanalMOS-Transistor, der in einem Widerstandsmodus arbeitet, gebildet.
[0068] 6 ist ein Signalverlaufsdiagramm,das einen Betrieb der in 5 gezeigtenPegelumwandlungsschaltung illustriert. Bezugnehmend auf 6 wird der Betrieb der in 5 gezeigten Pegelumwandlungsschaltungnun beschrieben.
[0069] Eswird angenommen, dass zu einer Zeit t10 das Eingangssignal IN aufdem Pegel der Spannung VDD ist, der Gateknoten 19 auf demPegel der Spannung VHG ist, und das Ausgangssignal /OUT, das vondem Ausgangsknoten 12 erzeugt wird, auf dem Pegel der SpannungVLW ist.
[0070] Zueiner Zeit t11 fälltdas Eingangssignal IN von der Spannung VDD auf die Referenzspannung GNDab und die Potentialänderungdes Eingangssignals IN wird durch das Kapazitätselement 18 an den Gateknoten 19 übertragenund der Spannungspegel des Knotens 19 sinkt von der SpannungVHG auf eine Spannung von (VHG – VDD)ab. Eine parasitäre Kapazität des Gateknotens 19 wirdvernachlässigt. Fallsdie Spannung VDD ausreichend größer ist,als der Absolutwert der Schwellenspannung des MOS-Transistors 16,ist die Gate-Source-Spannung des MOS-Transistors 16 niedrigerals dessen Schwellenspannung, so dass der MOS-Transistors 16 leitendwird und einen Strom an den Ausgangsknoten 12 liefert unddementsprechend steigt der Spannungspegel des Ausgangssignals /OUTan.
[0071] Derhohe Pegel des Ausgangssignals /OUT ist um eine Ausgangsoffsetspannung ΔV2 niedriger alsdie Spannung VHG. Die Ausgangsoffsetspannung ΔV2 ist durch den An-Widerstanddes MOS-Transistors 16,sowie einen Betrag des Stroms, der durch das Stromtreibeelement 15 getriebenwird, oder dessen Widerstandswert bestimmt. Nachdem der Spannungspegeldes Gateknotens 19 gemäß dem Abfallendes Eingangssignals IN um VDD absinkt, liefert das Stromtreibeelement 17 einenStrom von dem hochseitigen Leistungsversorgungsknoten 13 undder Spannungspegel des Gateknotens 19 steigt an. Gemäß dem Ansteigendes Spannungspegels des Gateknotens 19 steigt der An-Widerstand desMOS-Transistors 16 an und der Spannungspegel des Ausgangssignals/OUT sinkt ab. Die Beträgedes Treibestroms oder der Widerstandswerte der Stromtreibeelemente 15 und 17,sowie der AN-Widerstand des MOS-Transistorssind derart gesetzt, dass die Potentialänderung des Gateknotens 19 unddie Potentialänderungdes Ausgangssignals /OUT im wesentlichen über eine Zeitperiode des L-Pegelsdes Eingangssignals IN vernachlässigtwerden können. DieseBedingungen sind ähnlichdenen in der ersten Ausführungsform.
[0072] Zueiner Zeit t12 steigt das Eingangssignal IN von dem Pegel der ReferenzspannungGND auf den Pegel der Spannung VDD. Gemäß dem Ansteigen der Spannungdes Eingangssignals IN steigt das Potential des Gateknotens 19 vonder Spannung von (VHG – VDD+ ΔV1) umdie Spannung VDD an. Gemäß dem Ansteigendes Potentials des Gateknotens 19 wird der MOS-Transistor 16 nicht-leitend,und das Stromtreibeelement 15 entlädt den Ausgangsknoten 12 undentsprechend fälltder Spannungspegel des Ausgangsknotens 12 auf den Pegelder niedrigseitigen Leistungsversorgungsspannung VLW. Vor dem Abfallenzur Zeit t12 wird der An-Widerstand des MOS-Transistors 16 gemäß dem Ansteigendes Potentials des Gateknotens 19 aufgrund des Stroms, dervon dem Stromtreibeelement 17 geliefert wird, erhöht und entsprechendist das Ausgangssignal /OUT auf einem abgesenkten Pegel der Spannungvon (VHG – ΔV3).
[0073] Wenndie in 5 gezeigte Pegelumwandlungsschaltungverwendet wird, kann die Hochpegelspannung VDD des EingangssignalsIN auf den Spannungspegel entsprechend der Spannung VHG, die höher istals die Hochpegelspannung VDD, erhöht werden und ein Ausgangssignal/OUT mit einer Hochpegelspannung von (VHG – ΔV3), die größer ist als VDD, kann erzeugtwerden. Speziell kann, wenn sich das Ausgangssignal /OUT genügend indie hohen und niedrigen Seiten ändert,die die logische Eingangsschwelle einer Schaltung in einer nachfolgendenStufe des Ausgangsknotens 12 der Pegelumwandlungsschaltung übersteigen,die in 5 gezeigte Pegelumwandlungsschaltungals die Pegelumwandlungsschaltung zum Umwandeln der Hochpegelspannungverwendet werden.
[0074] Gemäß der zweitenAusführungsformder Erfindung wird, wie oben beschrieben, das Gatepotential desP-Kanal MOS-Transistors, der das Ausgangssignal auf den hohen Pegeltreibt, durch die Kapazitätskopplunggemäß dem Eingangssignalgeändertund das Signal mit einer Hochpegelspannung, die höher istals die Hochpegel spannung des Eingangssignals kann durch Verwendennur der P-Kanal MOS-Transistorenals die MOS-Transistoren erzeugt werden.
[0075] 7 zeigt eine Konfigurationeiner Pegelumwandlungsschaltung gemäß einer dritten Ausführungsformder Erfindung. In der in 7 gezeigten Pegelumwandlungsschaltungwird eine Lastschaltung 20 vom urladenden Typ anstelledes Widerstandselements 5 in der in 1 gezeigten Pegelumwandlungsschaltungverwendet. Die Lastschaltung 20 vom urladenden Typ beinhalteteinen zwischen den hochseitigen Leistungsversorgungsknoten 3 und denAusgangsknoten 2 geschalteten N-Kanal MOS-Transistor 21,einen N-Kanal MOS-Transistor 22, dessen Gate und Drainmit dem hochseitigen Leistungsversorgungsknoten verbunden sind und dessenSource mit einem Gateknoten 24 des MOS-Transistors 21 verbundenist, und ein zwischen den Ausgangsknoten 2 und den Knoten 24 geschaltetesKapazitätselement 23.
[0076] Wennleitend, lädtder MOS-Transistor 22 den Knoten 24 auf einenSpannungspegel von (VH – Vthn),wobei Vthn eine Schwellenspannung des MOS-Transistors 22 repräsentiert.Der Rest der Konfiguration der in 7 gezeigtenPegelumwandlungsschaltung ist derselbe wie in der in 1 gezeigten Pegelumwandlungsschaltung.Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnetund deren Beschreibung wird nicht wiederholt.
[0077] EineZeitbeziehung zwischen dem Eingangssignal IN und dem Ausgangssignal/OUT der in 7 gezeigtenPegelumwandlungsschaltung ist im wesentlichen dieselbe, wie diein 2 illustrierte.
[0078] Wenndas Eingangssignal IN auf einem hohen Pegel der Spannung VDD ist,ist in der in 7 gezeigtenPegelumwandlungsschal tung der Gateknoten 9 auf dem Pegelder Spannung von (VDD – VL),so dass der MOS-Transistor 6 leitend ist, und das von demAusgangsknoten 2 erzeugte Ausgangssignal /OUT erreichtden niedrigen Pegel entsprechend dem Pegel der Spannung –VL.
[0079] Indiesem Zustand ist der Sourceknoten des MOS-Transistors 21 inder Lastschaltung 20 vom urladenden Typ auf der Seite desAusgangsknotens 2. Selbst wenn das Potential des Knotens 24 durchdas Kapazitätselement 23 gemäß dem Potentialabsinken desAusgangsknotens 2 absinkt, ist der MOS-Transistor 22 leitendund setzt folglich das Gatepotential des MOS-Transistors 21 aufdie Spannung von (VH – Vthn). Üblicherweiseist eine Spannung von (VH – Vthn – (–VL)) größer alseine Schwellenspannung des MOS-Transistors 21.Deshalb wird der MOS-Transistor 21 leitend gemacht unddas Ausgangssignal /OUT erreicht den Spannungspegel, der durch dieStromtreibefähigkeiten(An-Widerstände) derMOS-Transistoren 21 und 6 bestimmtist. Wenn die Stromtreiberfähigkeit(oder der An-Widerstand) des MOS-Transistors 21 ausreichendkleiner gemacht ist, als die Stromtreibefähigkeit (oder der An-Widerstand)des MOS-Transistors 6, kann das Ausgangssignal /OUT aufden Spannungspegel gesetzt werden, der ausreichend nah der Spannung –VL ist.
[0080] Wenndas Eingangssignal IN von dem Pegel der Spannung VDD auf den Pegelder Referenzspannung GND fällt,sinkt der Spannungspegel des Gateknotens 9 ab und der MOS-Transistor 6 wirdnichtleitend. In diesem Zustand lädt der MOS-Transistor 21 denAusgangsknoten 2, so dass dessen Spannungspegel ansteigt.Wenn der Spannungspegel des Ausgangsknotens 2 ansteigt,wird dieser Spannungsanstieg überdas Kapazitätselement 23 anden Knoten 24 übertragen.Wenn der Spannungspegel des Knotens 24 die Spannung von(Vh – Vthn) übersteigt, wirdder MOS-Transistor 22 nichtleitend und der Knoten 24 trittin einen schwebenden Zustand ein. Deshalb steigt gemäß dem Ansteigendes von dem Ausgangsknoten 2 erzeugten Ausgangssignals/OUT der Spannungspegel des Knotens 24 weiter von der Spannungvon (VH – Vthn)an. Wenn der Spannungspegel des Knotens 24 die Spannungvon (VH + Vthn) übersteigt,liefert der MOS-Transistor 21 die Spannung VH an den Ausgangsknoten 2 unddas Ausgangssignal /OUT erreicht den Pegel der Spannung VH.
[0081] Durchden Urladebetrieb des Kapazitätselements 23 kannder MOS-Transistor 21 schnellin einen tiefen An-Zustand gesetzt werden und das Ausgangssignal/OUT kann schneller erhöhtwerden, als das in einer Konfiguration, die Widerstandselemente oderandere verwendet.
[0082] Ineinem Vorgang des Fallens des Ausgangssignals /OUT von dem hohenPegel auf den niedrigen Pegel ist der MOS-Transistor 22 inder Lastschaltung 20 vom urladenden Typ anfänglich in einemnicht-leitenden Zustand und entsprechend kann der Knoten 24 indem Spannungspegel durch die Kapazitätskopplung von dem Kapazitätselement 23 abgesenktwerden. Entsprechend sinkt der Spannungspegel des Knotens 24 schnellauf den Spannungspegel von (VH – Vthn)und der MOS-Transistor 21 weist eine ausreichend reduzierteStromtreibefähigkeit(oder einen ausreichend herabgesetzten An-Widerstand) auf. Folglichkann der MOS-Transistor 6 schnell den Ausgangsknoten 2 entladen.
[0083] DurchVerwenden der in 7 gezeigten Lastschaltung 20 vomurladenden Typ ist es dementsprechend möglich, die Pegelumwandlungsschaltungzu implementieren, die schnell das Ausgangssignal /OUT ändern kann.
[0084] Imspeziellen kann die in 7 gezeigtePegelumwandlungsschaltung eine höhereAnstiegsrate des Ausgangssignals /OUT erreichen, als die in 1 gezeigte Pegelumwandlungsschaltung.
[0085] 8 zeigt eine Konfigurationeiner Modifikation der Pegelumwandlungsschaltung gemäß einerdritten Ausführungsformder Erfindung. Die in 8 gezeigtePegelumwandlungsschaltung ist im wesentlichen dieselbe wie die in 5 gezeigte Pegelumwandlungsschaltungaußerdes Beinhaltens einer Lastschaltung 30 vom urladenden Typanstelle des Stromtreibeelements 15. Die restliche Konfigurationder in 8 gezeigten Pegelumwandlungsschaltungist dieselbe, wie die der in 5 gezeigtenPegelumwandlungsschaltung. Entsprechende Abschnitte sind mit denselbenBezugszeichen bezeichnet und deren Beschreibung wird nicht wiederholt.
[0086] DieLastschaltung 30 vom urladenden Typ beinhaltet einen P-Kanal MOS-Transistor 31,der zwischen den Ausgangsknoten 12 und den niedrigseitigenLeistungsversorgungsknoten 14 geschaltet ist und dessenGate mit einem Knoten 34 verbunden ist, einen P-Kanal MOS-Transistor 32,dessen Gate und Drain mit dem niedrigseitigen Leistungsversorgungsknoten 14 verbundensind und dessen Source mit dem Knoten 34 verbunden ist,und ein zwischen den Ausgangsknoten 12 und den Knoten 34 geschaltetes Kapazitätselement 33.
[0087] Indem An-Zustand hältder MOS-Transistor 32 den Knoten 34 auf dem Spannungspegelvon (VLW + Vthp), wobei Vthp einen Absolutwert der Schwellenspannungdes MOS-Transistors 32 repräsentiert.
[0088] 9 ist ein Signalverlaufsdiagramm,das einen Betrieb der in 8 gezeigtenPegelumwandlungsschaltung zeigt. Der Betrieb der in 8 gezeigten Pegelumwandlungsschaltungist ähnlichder durch die Signalverläufein 6 repräsentierten. Wenndas Eingangssignal IN von dem hohen Pegel der Spannung VDD auf denniedrigen Pegel der Spannung GND fällt, sinkt der Spannungspegeldes Knotens 19 und der MOS-Transistor 16 wirdangeschaltet, so dass das Ausgangssignal /OUT von dem Ausgangsknoten 12 denhohen Pegel erreicht. Wenn das Ausgangssignal /OUT ansteigt, wirdder MOS-Transistor 32 leitend, selbst wenn das Potential desKnotens 34 durch die Kapazitätskopplung des Kapazitätselements 33 ansteigtund deshalb wird das Potential des Knotens 34 auf dem Spannungspegel von(VLW + Vthp) gehalten. Gemäß dem Ansteigen desPotentials des Ausgangsknotens 12 ist die Source des MOS-Transistors 31 durchden Ausgangsknoten 12 bereitgestellt. Generell ist dieSpannung von (VH – (Vthp+ VLW) größer alsder Absolutwert Vthp der Schwellenspannung. Deshalb behält der MOS-Transistor 31 denAn-Zustand. Das Ausgangssignal /OUT erreicht den Spannungspegel,der durch die Stromtreibefähigkeiten(An-Widerstände)der MOS-Transistoren 16 und 31 bestimmt ist. Durch ausreichendkleiner machen der Stromtreibefähigkeit desMOS-Transistors 31 als der des MOS-Transistors 16,kann das Ausgangssignal /OUT auf den Pegel der Spannung VH angehobenwerden.
[0089] Wenndas Eingangssignal IN von der Referenzspannung GND auf die SpannungVDD ansteigt, steigt der Spannungspegel des Gateknotens 19 an undder MOS-Transistor 16 wird nicht-leitend. Zu dieser Zeitentlädtder MOS-Transistor 31 den Ausgangsknoten 12, sodass dessen Spannungspegel herabgesetzt wird. Das Kapazitätselement 33 überträgt dieseSpannungspegelabsenkung des Ausgangsknotens 12 an den Knoten 34.Wenn der Spannungspegel des Knotens 34 unter die Spannungvon (VLW – Vthp)absinkt, wird der MOS-Transistor 32 nichtleitend. Entsprechendtritt der Knoten 34 in den schwebenden Zustand ein unddurch die Kapazitätskopplungdes Kapazitätselements 33 sinktder Spannungspegel des Knotens 34 weiter gemäß dem Absinkendes Potentials des Ausgangsknotens 12 ab. Folglich trittder MOS-Transistor 31 in einen tiefen An-Zustand ein. Dementsprechendentlädtder MOS-Transistor 31 denAusgangsknoten 12 mit einer großen Stromtreibeleistung. Wenndas Potential des Knotens 34 auf die oder unter die Spannungvon (VLW – Vthp)absinkt, sinkt das Ausgangssignal /OUT auf den Pegel der Niedrigpegelspannungvon VLW ab (d.h. –VL).
[0090] EinBetrag dieser Spannungsänderungdes Knotens 34 ist durch die Kapazitätsdivision durch das Kapazitätselement 33 unddie parasitäreKapazität desKnotens 34 bestimmt. Durch ausreichendes Erhöhen desKapazitätswertsdes Kapazitätselements 33 kannder Spannungspegel des Knotens 34 komplett gemäß dem Ausgangssignal/OUT geändert werdenund der MOS-Transistor 31 kann zwischen dem tiefen An-Zustandund dem flachen An-Zustand umgeschaltet werden, so dass das Ausgangssignal /OUTvon dem Ausgangsknoten 12 geändert werden kann.
[0091] Speziellhat die in 8 gezeigtePegelumwandlungsschaltung die Funktion des Umwandelns des Pegelsder Hochpegelspannung und kann weiterhin die Abfallrate des Ausgangssignals/OUT verglichen mit dem Fall, in dem das in 5 gezeigte Stromtreiberelement verwendetwird, erhöhen.
[0092] Gemäß der drittenAusführungsformder Erfindung wird, wie oben beschrieben, die Lastschaltung vomurladenden Typ als das Lastelement für den Ausgangsknoten verwendetund folglich kann das pegelumgewandelte Signal schnell ausgegeben werden.
[0093] 10 zeigt eine Konfigurationeine Pegelumwandlungsschaltung gemäß einer vierten Ausführungsformder Erfindung. Die in 10 gezeigte Pegelumwandlungsschaltungbeinhaltet weiterhin eine Ausgangsassestierschaltung 40,die das Ausgangssignal /OUT auf einem konvertierten Pegel für einenEndausgangsknoten 50 gemäß einem am Ausgangsknoten 2 erzeugtenSignal erzeugt. Ein Schaltungsabschnitt, der ein Signal an dem Ausgangsknoten 2 gemäß dem anden Eingangsknoten 1 angelegten Eingangssignal IN erzeugt,weist dieselbe Konfiguration auf, wie der in der in 1 gezeigten Pegelumwandlungsschaltung.Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnetund deren Beschreibung wird nicht wiederholt.
[0094] DieAusgangsassestierschaltung 40 weist einen N-Kanal MOS-Transistor 41 auf,der zwischen den hochseitigen Leistungsversorgungsknoten 3 und denEndausgangsknoten 50 geschaltet ist und dessen Gate miteinem Knoten 45 verbunden ist, einen N-Kanal MOS-Transistor 42,dessen Gate und Drain mit dem hochseitigen Leistungsversorgungsknoten 3 verbundensind sowie dessen Source mit dem Knoten 45 verbunden ist,einen N-Kanal MOS-Transistor 43,der zwischen den hochseitigen Leistungsversorgungsknoten 3 undden Ausgangsknoten 2 geschaltet ist und dessen Gate mitdem Knoten 45 verbunden ist, ein Kapazitätselement 45,das zwischen den Ausgangsknoten 2 und den Knoten 45 geschaltetist, und einen N-Kanal MOS-Transistor 46, der zwischen denEndausgangsknoten 50 und den niedrigseitigen Leistungsversorgungsknoten 4 geschaltetist und dessen Gate mit dem Gateknoten 9 verbunden ist.
[0095] Inder in 10 gezeigtenPegelumwandlungsschaltung weist die anfängliche Eingangsstufe, diedas Eingangssignal IN empfängtund den Ausgangsknoten 2 entlädt, dieselbe Konfigurationauf, wie die der in 1 gezeigtenPegelumwandlungsschaltung. Entsprechende Abschnitte sind mit denselbenBezugszeichen bezeichnet und deren Beschreibung wird nicht wiederholt.
[0096] 11 ist ein Signalverlaufsdiagramm,das einen Betrieb der in 10 gezeigtenPegelumwandlungsschaltung illustriert. Bezugnehmend auf 11 wird nun der Betriebder in 10 gezeigten Pegelumwandlungsschaltungbeschrieben.
[0097] Dasan den Eingangsknoten 1 angelegte Eingangssignal IN ändert sichzwischen der Spannung VDD und der Referenzspannung GND. Gemäß dem EingangssignalIN ändertsich der Spannungspegel des Gateknotens 9 zwischen derSpannung –VLund der Spannung (VDD – VL).Es wird nun angenommen, dass eine Spannungsänderung ΔV, die durch Entladen durchdas Widerstandselement 7 verursacht wird, ausreichend kleinist. Zusätzlichwird angenommen, dass die parasitäre Kapazität des Gateknotens 9 ausreichendkleiner als der Kapazitätswertdes Kapazitätselements 8 undim wesentlichen vernachlässigbarist.
[0098] Wennder Ausgangsknoten 2 auf dem niedrigen Pegel der Spannung –VL ist,hält derMOS-Transistor 42 den Knoten 45 auf dem Pegelder Spannung von (VH – Vthn).
[0099] Wenndas Eingangssignal IN von der Referenzspannung GND auf die SpannungVDD ansteigt, steigt der Spannungspegel des Gateknotens 9 an, derMOS-Transistor 6 weist einen reduzierten An-Widerstand auf, sodass der Spannungspegel des Ausgangsknotens 2 herabgesetztwird. In diesem Zustand hältder MOS-Transistor 42 den Knoten 45 auf dem Pegelder Spannung von (VH – Vthn).Deshalb hältder MOS-Transistor 41 den An-Zustand und der Spannungspegeldes Ausgangsknotens 2 wird auf dem Spannungspegel gehalten,der durch die Stromtreibefähigkeiten(oder die An-Widerstände) der MOS-Transistoren 43 und 6 bestimmtist.
[0100] Beidem oben beschriebenen Vorgang wird der MOS-Transistor 46 ebenfallseingeschaltet und der Spannungspegel des Ausgangssignals /OUT von demEndausgangsknoten 50 sinkt ab. Da der MOS-Transistor 41 ebenfallsleitend ist, ist der abgesenkte Spannungspegel des Ausgangssignals/OUT durch die Stromtreibefähigkeiten(oder An-Widerstände)der MOS-Transistoren 41 und 46 bestimmt. Wennder MOS-Transistor 41 derart konfiguriert ist, dass dieStromtreibefähigkeitausreichend kleiner ist als die des MOS-Transistors 46,oder derart konfiguriert ist, dass der An-Widerstand ausreichendgrößer istals der des MOS-Transistors 46,kann die Niedrigpegelspannung des. Ausgangssignals /OUT im wesentlichengleich der Spannung –VLgemacht wer- den.
[0101] Wenndas Eingangssignal IN von der Spannung VDD auf die ReferenzspannungGND abfällt, sinktder Spannungspegel des Gateknotens 9 ab, so dass die Spannungvom Gate zur Source des MOS-Transistors 6 gleichdessen oder niedriger als dessen Schwellenspannung wird und derMOS-Transistor 6 wird ausgeschaltet. Entsprechend wirdder Ausgangsknoten 2 durch den MOS-Transistor 43 geladenund dessen Spannungspegel steigt an. Das Kapazitätselement 44 überträgt diesenPotentialanstieg des Ausgangsknotens 2 an den Knoten 45 und derMOS-Transistor 42 wird nichtleitend und dementsprechendsteigt der Spannungspegel des Knotens 45 weiter von demvorgeladenen Spannungspegel an. Antwortend sinkt der An-Widerstanddes MOS-Transistors 43 ab (die Stromtreibeleistung steigt)und der Spannungspegel des Ausgangsknotens 2 steigt schnellan und dieser Spannungsanstieg des Ausgangsknotens 2 wirdan den Knoten 45 rückgekoppelt.Entsprechend lädtder MOS-Transistor 43 den Ausgangsknoten 2 aufden Pegel der Spannung VH auf. Der Spannungspegel des Knotens 45 steigt vonder vorgeladenen Spannung von (VH – Vthn) um (VH + VL – ΔV) an. Durchdiesen Spannungsanstieg des Knotens 45 tritt der MOS-Transistor 41 inden tiefen An-Zustand ein und lädtschnell den Ausgangsknoten 50, so dass das Ausgangssignal/OUT auf den Pegel der Spannung VH angehoben wird. In diesem Zustandist die Gate-Source-Spannung des MOS-Transistors 46 gleichoder niedriger als die Schwellenspannung und der MOS-Transistor 46 istin dem nicht-leitenden Zustand, ähnlichdem MOS-Transistor 6.
[0102] Derleitende Zustand und der nicht-leitende Zustand, die oben beschriebenwurden, repräsentierenden Zustand des Treibens des Stroms bzw. den Zustand des Unterbrechensdes Stroms.
[0103] Selbstdie in 10 gezeigte Pegelumwandlungsschaltungkann das Signal, das sich zwischen der Spannung VDD und der ReferenzspannungGND ändert,in das Signal umwandeln, das sich zwi schen der Spannung VH und derSpannung –VL(+ΔV) ändert. Speziellwird der Ausgangsknoten 50 den MOS-Transistor 41 verwendendaufgeladen. Selbst wenn eine kapazitive Last mit dem Ausgangsknoten 50 verbundenist, kann deshalb der Spannungspegel des Knotens 45 schnellauf die Spannung von (VH + VL – ΔV) ohne einenEinfluss durch eine solche kapazitive Last erhöht werden. Wenn das Ausgangssignal/OUT abfällt,kann das Potential des Knotens 45 von dem hohen Spannungspegelauf den Pegel der vorgeladenen Spannung von (VH – Vthn) ohne einen Einflussdurch die kapazitive Last zurückgeführt werden.Folglich kann das Ausgangssignal /OUT schnell von dem hohen Pegelauf den niedrigen Pegel abfallen.
[0104] 12 zeigt eine Modifikationder Pegelumwandlungsschaltung gemäß der vierten Ausführungsformder Erfindung. Die in 12 gezeigtePegelumwandlungsschaltung beinhaltet zusätzlich in der in 8 gezeigten Pegelumwandlungsschaltung eineGegentaktstufe 60 zum Treiben eines Endausgangsknotens 62 gemäß den Spannungenan dem Gateknoten 19 und dem Knoten 34. Ansonstenist die Konfiguration der in 12 gezeigtenPegelumwandlungsschaltung die gleiche, wie in der in 8 gezeigten Pegelumwandlungsschaltung.Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnetund deren Beschreibung wird nicht wiederholt.
[0105] DieGegentaktstufe 60 beinhaltet einen P-Kanal MOS-Transistor 65,der zwischen den hochseitigen Leistungsversorgungsknoten 13 undden Endausgangsknoten 62 geschaltet ist und dessen Gatemit dem Knoten 19 verbunden ist, und einen P-Kanal MOS-Transistor 66,der zwischen den Endausgangsknoten 62 und den niedrigseitigenLeistungsversorgungsknoten 14 geschaltet ist und dessenGate mit dem Knoten 34 verbunden ist.
[0106] Inder Konfiguration der in 12 gezeigten Pegelumwandlungsschaltungist das Kapazitätselement 33 derLastschaltung vom Urladetyp von dem Endausgangsknoten 62 isoliert.Deshalb kann der Urladeeffekt des Kapazitätselements 33 ohneeinen Einfluss durch die kapazitive Last an dem Endausgangsknoten 62 kompletterhöhtwerden und das Ausgangssignal /OUT kann schnell erzeugt werden. Betriebssignalverläufe derin 12 illustriertenPegelumwandlungsschaltung sind ähnlichden in 9 illustrierten.Es ist möglich,das Ausgangssignal /OUT schnell von der Spannung VHG auf die SpannungVLW (= –VL)zu erhöhen,wobei ein Faktor wie z.B. eine parasitäre Kapazität vernachlässigt ist.
[0107] Gemäß der viertenAusführungsformder Erfindung ist, wie oben beschrieben, die Lastschaltung vom Urladetypvon dem Endausgangsknoten isoliert und die Gegentaktstufe treibtden Endausgangsknoten. Folglich kann das Ausgangssignal schnellgeändertwerden.
[0108] 13 zeigt eine Struktur einerPegelumwandlungsschaltung gemäß einerfünftenAusführungsformder Erfindung. In 13 beinhaltetdie Pegelumwandlungsschaltung eine Eingangsstufe 100, diedas an den Eingangsknoten 1 anliegende Eingangssignal INin ein Signal umwandelt, das sich zwischen den Spannung VH und –VL an einemKnoten A ändert,eine Gegentaktstufe 110 zum Treiben eines Knotens B gemäß von derEingangsstufe 100 angelegten komplementären Signalen, eine Treibestufe 120 vomurladenden Typ zum Treiben eines Knotens C gemäß einem Ausgangssignal derGegentaktstufe 110 und eine Endtreibestufe 130 zumTreiben eines Ausgangsknotens 150 gemäß den Ausgangssignalen derEingangsstufe 100, der Gegentaktstufe 110 undder Treiberstufe 120 vom urladenden Typ, sowie des EndausgangssignalesOUT.
[0109] DieEingangsstufe 100 weist eine ähnliche Konfiguration wie dieder in 7 gezeigten Pegelumwandlungsschaltungauf und beinhaltet ein Kapazitätselement 8,das das Eingangssignal IN an den Gateknoten 9 überträgt, einWiderstandselement 7, das zwischen den Gateknoten 9 undeine niedrigseitige Leistungsversorgungsleitung 104 geschaltetist, einen N-Kanal MOS-Transistor 6, der selektiv gemäß dem Spannungspegeldes Gateknotens 9 leitend gemacht wird, um den Knoten Aauf den Spannungspegel entsprechend dem Pegel der Spannung –VL auf derniedrigseitigen Leistungsversorgungsleitung 104 zu treiben,einen N-Kanal MOS-TransistorQ1, der zwischen eine hochseitige Leistungsversorgungsleitung 102 undden Knoten A geschaltet ist, einen N-Kanal MOS-Transistor Q2 zum Übertrageneiner Spannung von (VH – Vthn)an das Gate des MOS-Transistors Q1, wenn er leitend gemacht ist, undein KapazitätselementCP1, das zwischen ein Gate des MOS-Transistors Q1 und den KnotenA geschaltet ist.
[0110] DieEingangsstufe 100 arbeitet ähnlich der in 7 gezeigten Pegelumwandlungsschaltungund wandelt ein Eingangssignal IN, das sich zwischen den SpannungenVDD und GND ändert,in ein Signal um, das sich zwischen der Spannung VH und der Spannung – –VL am KnotenA ändert.
[0111] Inder folgenden Beschreibung werden die Einflüsse, die auf die Spannungspegeldes Ausgangssignals und des Eingangssignals aufgrund der parasitären Kapazität einesinternen Knotens ausgeübtwerden können,der durch das Widerstandselement 7 und die Stromtreibeleistungen(oder An-Widerstände)der MOS-Transistorenentlädt,vernachlässigtund es wird angenommen, dass jede Schaltung als eine Verhältnisschaltungarbeitet, die das Ausgangssignal jeder Stufe zwischen Spannungen vonVH und –VL ändert. Zusätzlich wirdangenommen, dass die MOS-Transistoren 6 undQ1–Q15jeweils eine Schwellenspannung Vthn aufweisen.
[0112] DieGegentaktstufe 110 beinhaltet einen N-Kanal MOS-TransistorQ3 zum Liefern eines Stroms von der hochseitigen Leistungsversorgungsleistung 102 anden Knoten B gemäß dem Signalam Knoten A, und einen N-Kanal MOS-Transistor Q4 zum Liefern einesStroms von dem Knoten B an die niedrigseitige Leistungsversorgungsleitung 104 gemäß dem Signalam Gateknoten 9.
[0113] Wenndas Eingangssignal IN von dem niedrigen Pegel auf den hohen Pegelansteigt, wird in der Gegentaktstufe 110 der MOS-Transistor Q4 leitend, sodass der Spannungspegel des Knotens B abgesenkt wird. Bei diesemVorgang sinkt der Spannungspegel des Ausgangsknotens A der Eingangsstufe 100 abund die Spannungsdifferenz zwischen den Knoten A und B ändert sichauf oder unter Vthn. Antwortend wird der MOS-Transistor Q3 nichtleitendund die Spannung an dem Knoten B sinkt auf den Pegel der niedrigseitigenLeistungsversorgungsspannung –VLab. Wenn der Spannungspegel des Eingangssignals IN absinkt, sinktder Spannungspegel des Gateknotens 9 ab, sodass der MOS-TransistorQ4 ausgeschaltet wird. Der MOS-Transistor Q1 hebt den Pegel desKnotens A auf die Spannung VH an und antwortend lädt der MOS-TransistorQ3 den Knoten B auf den Pegel von (VH – Vthn).
[0114] Inder Gegentaktstufe 110 ändertsich das Gatepotential des MOS-Transistors Q3, nachdem sich dasGatepotential des MOS-TransistorsQ4 ändert.Deshalb wird in dem Vorgang des Ladens des Knotens B der MOS-TransistorQ3 leitend, nachdem der MOS-TransistorQ4 nichtleitend wird und deshalb tritt ein Durchgangsstrom kaumauf. Bei dem Vorgang des Entladens des Knotens B wird der MOS-TransistorQ3 nichtleitend, nachdem der MOS-TransistorQ4 leitend wird. Unter Berücksichtigungder Offsetspannung ist das Gatepotential des MOS-Transistors Q3gleich (–VL+ ΔV). Wenndiese Spannung ΔV(d.h. die Ausgangsoffsetspannung in der Eingangsstufe 100)ausreichend kleiner ist, als die Schwellenspannung Vthn des MOS-Transistors Q3,kann deshalb der MOS-Transistor Q3 zuverlässig in den Ausschaltezustandgesetzt werden. In dieser Gegentaktstufe 110 fließt deshalbder Durchgangsstrom nur bei dem Vorgang des Entladens des KnotensB und folglich wird der Strom (Gleichstrom) nur für eine kurzeSchaltzeitperiode aufgenommen.
[0115] DieTreibestufe 120 vom urladenden Typ beinhaltet einen N-KanalMOS-Transistor Q7 zum Treiben des Knotens C auf den Pegel der niedrigseitigen Leistungsversorgungsspannung –VL gemäß dem Signalam Ausgangsknoten B in der Gegentaktstufe 110, einen N-Kanal MOS-TransistorQ5, der zwischen die hochseitige Leistungsversorgungsleitung 102 undden Knoten C geschaltet ist, ein Kapazitätselement CP2, das zwischendas Gate des MOS-TransistorsQ5 und den Knoten C geschaltet ist, und einen N-Kanal MOS-TransistorQ6 zum Laden des Gates des MOS-TransistorsQ5 auf die Spannung von (VH – Vthn),wenn er leitend gemacht ist.
[0116] DieTreibestufe 120 vom urladenden Typ arbeitet im wesentlichenauf die gleiche Art wie die Eingangsstufe 100. Wenn derSpannungspegel des Ausgangsknotens B der Gegentaktstufe 110 ansteigt,wird der MOS-Transistor Q7 angeschaltet und der Knoten C wird aufden Pegel der niedrigseitigen Leistungsversorgungsspannung –VL (derPegel, der durch die An-Widerständeoder Stromtreibefähigkeitender MOS-Transistoren Q5 und Q7 bestimmt ist) getrieben. Wenn derSpannungspegel des Ausgangsknotens B der Gegentaktstufe 110 absinkt, wirdder MOS-Transistor Q7 nichtleitend. In diesem Zustand lädt der MOS-TransistorQ5 den Knoten C und dessen Gatepotential wird durch den Vorladevorgangdurch das KapazitätselementCP2 erhöhtund der Knoten C wird auf den Pegel der Spannung VH getrieben. Deshalb ändert sichder Knoten C zwischen den Spannungen VH und –VL.
[0117] DieAusgangstreibestufe 130 des verhältnislosen urladenden Typsbeinhaltet einen N-Kanal MOS-Transistor Q8, der einen Knoten D miteinem Strom lädt,der von der hochseitigen Leistungsversor gungsleitung 102 gemäß dem Signalam Ausgangsknoten A der Eingangsstufe 100 zugeführt wird,einen N-Kanal MOS-Transistor Q12, der einen Strom von dem KnotenD an die niedrigseitige Leistungsversorgungsleitung 104 gemäß einemAusgangssignal OUT an dem Endausgangsknoten 150 entlädt, einenN-Kanal MOS-TransistorQ13, der leitend wird, so dass ein Knoten G auf den Spannungspegelder niedrigseitigen Leistungsversorgungsleitung 104 entladenwird, wenn der Spannungspegel des Knotens D auf dem hohen Pegelist, ein zwischen die Knoten E und F geschaltetes KapazitätselementCP3, einen N-Kanal MOS-Transistor Q14, der Knoten F gemäß dem Signalam Ausgangsknoten B der Gegentaktstufe 110 entlädt, einenN-Kanal MOS-Transistor Q10, der den Knoten F von der hochseitigenLeistungsversorgungsleitung 102 gemäß dem Signal von dem AusgangsknotenC der Treibestufe 120 vom urladenden Typ lädt, einen N-KanalMOS-Transistor Q9, der zwischen die hochseitige Leistungsversorgungsleitung 102 undden Knoten E geschaltet ist und dessen Gate mit dem Knoten F verbundenist, einen N-Kanal MOS-Transistor Q11, der einen Strom von der hochseitigen Leistungsversorgungsleitung 102 gemäß der Signalspannungan dem Knoten F an den Ausgangsknoten 150 liefert, undeinen N-Kanal MOS-Transistor Q15, der selektiv gemäß dem Signal,das von dem Ausgangsknoten B der Gegentaktstufe 110 ausgegeben wird,leitend gemacht wird, so dass der Endausgangsknoten 150 aufden Pegel der Spannung –VL getriebenwird.
[0118] Inder Endausgangstreibestufe 130 vom verhältnislosen urladenden Typ,dessen detaillierte Vorgängeunten beschrieben werden, wird ein Pfad des Stroms von der hochseitigenLeistungsversorgungsleitung 102 zu der niedrigseitigenLeistungsversorgungsleitung 104 durch Verwenden der Verzögerung inder Änderungder Signale unterbrochen und entsprechend der Stromverbrauch reduziert.Weiter erzeugt die Endausgangstreibestufe 130 vom verhältnislosenurladenden Typ akkurat das Ausgangssignal OUT, das sich zwischenden Spannungen VH und –VL ändert.
[0119] 14 ist ein Signalverlaufsdiagramm,das einen Betrieb der in 13 gezeigtenPegelumwandlungsschaltung illustriert. Der Betrieb der in 13 gezeigten Pegelumwandlungsschaltungwird nun mit Bezug auf 14 beschrieben.
[0120] Wenndas an den Eingangsknoten 1 anliegende Eingangssignal INvon der Referenzspannung GND auf die Hochpegelspannung von VDD ansteigt, wirdder MOS-Transistor 6 in der Eingangsstufe 100 leitend,so dass der Pegel des Knotens A von der hochseitigen LeistungsversorgungsspannungVH auf eine Spannung nahe der niedrigseitigen Leistungsversorgungsspannung –VL abgesenktwird. Es wird angenommen, dass die Stromtreibefähigkeiten oder An-Widerstände derMOS-Transistoren Q1 und Q6 derart eingestellt sind, dass die Ausgangsoffsetspannungder Eingangsstufe 100 im wesentlichen vernachlässigt werden kann.
[0121] Inder Gegentaktstufe 110 wird der MOS-Transistor Q4 leitend,so dass der Knoten B gemäß dem Ansteigendes Spannungspegels des Gateknotens 9 in der Eingangsstufe 100 entladen wird,und er senkt den Spannungspegel des Knotens B. Wenn der Spannungspegeldes Ausgangsknotens A in der Eingangsstufe 100 auf denPegel der niedrigseitigen Leistungsversorgungsspannung –VL absinkt,sinkt dann die Gate-Source-Spannung des MOS-Transistors Q3 auf oderunter die Schwellenspannung und entsprechend wird der MOS-TransistorQ3 ausgeschaltet. Deshalb entlädtder MOS-TransistorQ4 den Knoten B auf den Pegel der niedrigseitigen Leistungsversorgungsspannung –VL.
[0122] Inder Treibestufe 120 vom urladenden Typ geht der MOS-Transistor Q7 gemäß dem Absinken desSpannungspegels des Knotens B in den nichtleitenden Zustand über undder Knoten C wird durch den MOS-Transistor Q5 geladen und durchden Urladevorgang des KapazitätselementsCP2 wird der Knoten C auf den Pegel der hochseitigen LeistungsversorgungsspannungVH geladen. In diesem Zustand ist der Knoten B auf den Pegel derniedrigseitigen Leistungsversorgungsspannung –VL entladen, so dass der MOS-Transistor Q7 indem nichtleitenden Zustand gehalten wird.
[0123] DieAusgangstreibestufe 130 des verhältnislosen urladenden Typsarbeitet wie folgt. Erst ist das Ausgangssignal OUT auf dem niedrigenPegel der niedrigseitigen Leistungsversorgungsspannung –VL undder MOS-Transistor Q12 ist in dem nichtleitenden Zustand. Der AusgangsknotenA der Eingangsstufe 100 ist auf dem Spannungspegel derniedrigseitigen Leistungsversorgungsspannung –VL und der MOS-TransistorQ8 ist ebenfalls in dem nichtleitenden Zustand. In dem vorhergehendenZyklus erreichte der Knoten D den Pegel der Spannung (VH – Vthn) gemäß dem EingangssignalIN auf dem niedrigen Pegel. Gemäß dem Signalam Ausgangsknoten B der Gegentaktstufe 110 werden die MOS-TransistorenQ14 und Q15 zuerst in den nicht-leitenden Zustand gesetzt.
[0124] Wennder Spannungspegel des Ausgangsknotens C der Treiberstufe 120 vomurladenden Typ ansteigt, wird der MOS-Transistor Q10 angeschaltet, sodass der Knoten F geladen wird. Bei dem Vorgang des Ladens des KnotensF durch den MOS-Transistor Q10 ist der MOS-Transistor Q14 bereitsin dem AUS-Zustand gemäß dem Potentialam Knoten B und deshalb ist verhindert, dass ein Strom von der hochseitigenLeistungsversorgungsleitung 102 zu der niedrigseitigenLeistungsversorgungsleitung 104 durch die MOS-Transistoren Q10und Q14 fließt.
[0125] Wennder Spannungspegel des Knotens F ansteigt, wird der MOS-Transistor Q11 leitend,so dass der Ausgangsknoten 150 geladen wird und der Spannungspegeldes Ausgangssignals OUT ansteigt. Bei diesem Vorgang des Ladensdes Ausgangsknotens 150 wird der MOS-Transistor Q11 leitend,nachdem der MOS-Transistor Q15 gemäß dem Signal an dem AusgangsknotenB in der Gegentaktstufe 110 nichtleitend wird. Deshalbexistiert kein Strompfad von der hochseitigen Leistungsversorgungsleitung 102 zuder niedrigsei tigen Leistungsversorgungsleitung 104. Wennder Knoten D auf dem Spannungspegel von (VH – Vthn) gehalten wird, ist derKnoten E auf dem Pegel der niedrigseitigen Leistungsversorgungsspannung –VL undder Knoten F wird geladen, so dass sein Spannungspegel von der niedrigseitigenLeistungsversorgungsspannung –VL aufdie Spannung von (VH – Vthn)geladen wird.
[0126] Wennder Spannungspegel des Ausgangssignals OUT ansteigt und die Gate-Source-Spannung desMOS-Transistors Q12 dessen Schwellenspannung übersteigt, entlädt der MOS-TransistorQ12 den Knoten D, so dass dessen Spannungspegel abgesenkt wird undder MOS-Transistor Q13 wird nichtleitend.
[0127] Wennder MOS-Transistor Q13 nichtleitend wird, erhöht der MOS-Transistor Q9 den Spannungspegel desKnotens E gemäß dem Spannungspegel desKnotens F. Wenn die Spannung des Knotens F ansteigt, während derKnoten E auf dem erhöhten Spannungspegelist, wird der MOS-Transistor Q10 nichtleitend. Entsprechend trittder Knoten F in den schwebenden Zustand ein und durch Kapazitätskopplungdes KapazitätselementsCP3 wird der Spannungspegel des Knotens F auf die Spannung von (VH+ ΔVB) gemäß dem Ansteigendes Spannungspegels des Knotens E angehoben. Deshalb lädt der MOS-TransistorQ9 den Knoten E auf den Pegel der Spannung VH. Gemäß dem Erhöhen des Spannungspegelsdes Knotens F steigt das Gatepotential des MOS-Transistors Q11 weiteran und das Ausgangssignal OUT von dem Ausgangsknoten 150 wirdschnell auf den Pegel der Spannung VH getrieben.
[0128] Deshalbfließtbeim Vorgang des Erhöhens desSpannungspegels des Ausgangssignal OUT ein Strom durch einen Pfadder MOS-TransistorenQ9 und Q13. Der Stromverbrauch kann jedoch durch ausreichendes Reduzierender Stromtreibefähigkeitendieser MOS-TransistorenQ9 und Q13 reduziert werden. Weiterhin fließt Gleichstrom (von der hochseitigenLeistungsversorgungsleitung 102 zu der niedrigseitigenLeistungsversorgungsleitung 104 fließend) nur für eine Zeitperiode, die einer Übergangszeitdes Ausgangssignals entspricht durch die MOS-Transistoren Q9 undQ13 und folglich kann diese Zeitperiode ausreichend kurz gemachtwerden. Durch angemessenes Erhöhender Stromtreibefähigkeitdes MOS-Transistors Q11 kann das Ausgangssignal OUT schnell aufden Pegel der Spannung VH getrieben werden, selbst wenn die Lastdes Ausgangsknotens 150 groß ist.
[0129] Wenndas Eingangssignal IN von der Hochpegelspannung VDD auf die Niedrigpegelspannung (ReferenzspannungGND) fällt,erreicht der Spannungspegel des Knotens 9 in der Eingangsstufe 110 zuerstden Spannungspegel nahe der Spannung –VL. Der Spannungspegel desKnotens A steigt an und der Spannungspegel des Knotens A erreichtdie hochseitige Leistungsversorgungsspannung VH.
[0130] Gemäß dem Ansteigendes Spannungspegels des Knotens A wird der MOS-Transistor Q3 in derGegentaktstufe 110 leitend, so dass der Knoten B auf denSpannungspegel von (VH – Vthn)getrieben wird. Bei diesem Vorgang wird der MOS-Transistor Q4 bereitsnichtleitend gemäß dem Spannungspegeldes Knotens 9. Bei dem Vorgang des Ladens des Knotens Bexistiert deshalb kein Strompfad von der hochseitigen Leistungsversorgungsleitung 102 zuder niedrigseitigen Leistungsversorgungsleitung 104.
[0131] Wennder Spannungspegel des Ausgangsknotens B in der Gegentaktstufe 110 ansteigt,entlädt derMOS-Transistor Q7 in der Treibestufe 120 vom urladendenTyp den Knoten C, so dass dessen Spannungspegel abgesenkt wird.
[0132] Inder Endausgangsstufe 130 werden die MOS-Transistoren Q14und Q15 gemäß dem Ansteigendes Spannungspegels des Ausgangsknotens B in der Gegentaktstufe 110 leitendund setzen den Spannungspegel am Knoten F auf den Pegel der Spannung –VL herabund senken außerdemden Spannungspegel des Ausgangssignals OUT. Antwortend werden dieMOS-Transistoren Q9 und Q11 leitend und der MOS- Transistor Q15 treibt das AusgangssignalOUT, das von dem Ausgangsknoten 150 erzeugt ist, auf denPegel der niedrigseitigen Leistungsversorgungsspannung –VL.
[0133] Gemäß dem Ansteigendes Spannungspegels des Ausgangsknotens A in der Eingangsstufe 100 wirdder MOS-Transistor Q8 leitend, so dass der Knoten D auf den Spannungspegelvon (VH – Vth) geladenwird, und antwortend wird der MOS-Transistor Q13 leitend, so dassder Knoten E auf den Pegel der Spannung –VL getrieben wird. Wenn der MOS-TransistorQ13 leitend ist, wird der MOS-TransistorQ9 bereits leitend in Antwort auf das Absenken des Potentials desKnotens F antwortend auf die Potentialänderung des Knotens B. Wennder Spannungspegel des Knotens E absinkt, existiert deshalb keinPfad von Strom, der durch die MOS-Transistoren Q9 und Q13 fließt.
[0134] Wennder Spannungspegel des Ausgangssignals OUT abfällt, wird der MOS-TransistorQ12 nichtleitend. Bevor der MOS-Transistor Q12 in Antwort auf dasAbfallen des Spannungspegels des Ausgangssignals OUT nichtleitendwird, fließtein Strom von der hochseitigen Leistungsversorgungsleitung 102 zuder niedrigseitigen Leistungsversorgungsleitung 104 durchdie MOS-TransistorenQ8 und Q12. Das Ausgangssignal OUT wird jedoch schnell auf die niedrigseitigeLeistungsversorgungsspannung –VL getriebenund deshalb kann ein Betrag des durch die MOS-Transistoren Q8 und Q12 fließenden Stromes ausreichendklein gemacht werden.
[0135] Indem stationärenZustand existiert in der Endausgangsstufe 130 kein Pfadzum Fließeneines Gleichstroms von der hochseitigen Leistungsversorgungsleitung 102 zuder niedrigseitigen Leistungsversorgungsleitung 104. Deshalbkönnendie MOS-TransistorenQ11 und Q15 erhöhteTreibefähigkeitenaufweisen und könnenfolglich den Endausgangsknoten schnell treiben, so dass sich dasAusgangssignal OUT ändert,selbst wenn der Ausgangsknoten 150 eine große Ausgangslastkapazität aufweist.
[0136] DieEingangsstufe 100 und die Treibestufe 120 vomurladenden Typ sind Verhältnisschaltungen undStrom fließtsowohl durch die MOS-Transistoren Q1 und Q6, als auch die MOS-TransistorenQ5 und Q7. In der Eingangsstufe 100 und der Treibestufe 120 vomurladenden Typ ändernsich die Spannungspegel der Knoten A und C jedoch komplementär zueinander.Deshalb fließtnur Strom, wenn entweder die Eingangsstufe 100 oder dieTreiberstufe 120 vom urladenden Typ ein Niedrigpegelsignalgemäß dem logischenPegel des Eingangssignales IN ausgibt und deren Leistungsaufnahmekann im wesentlichen gleich der der Pegelumwandlungsschaltung gemacht werden,die nur eine Lastschaltung vom urladenden Typ beinhaltet.
[0137] Inder Struktur der in 13 gezeigtenPegelumwandlungsschaltung, in der die N-Kanal MOS-Transistoren durchP-Kanal MOS-Transistoren ersetztsind und in der die Spannungspolaritäten durch Liefern der Spannungen –VL undVH an die Leistungsversorgungsleitungen 102 bzw. 104 invertiertsind, kann eine ähnlichePegelumwandlungsschaltung erreicht werden.
[0138] Wieoben beschrieben kann gemäß der fünften Ausführungsformder Erfindung eine verhältnisloseSchaltung verwendet werden, um den Endausgangsknoten gemäß dem Ausgangssignalder Pegelumwandlungsstufe in der Anfangsposition zu treiben. Folglichist es möglich,die Pegelumwandlungsschaltung zu implementieren, die das Ausgangssignalschnell mit niedriger Stromaufnahme ändern kann.
[0139] 15 zeigt eine Konfigurationeines Hauptabschnitts einer Pegelumwandlungsschaltung gemäß einersechsten Ausführungsform derErfindung. 15 zeigteine Konfiguration einer Umwandlungsstufe auf einer Eingangsanfangsstufezum Treiben des Ausgangsknotens 2 gemäß dem Eingangssignal IN. Diein 15 gezeigte Umwandlungsstufean der Eingangsanfangsstufe kann mit irgendeiner der ersten bisfünftenAusführungsformenkombiniert werden. Die in 15 gezeigteUmwandlungsstufe an der Eingangsanfangsstufe beinhaltet einen N-Kanal MOS-Transistor 200,der zwischen dem Knoten 9 und dem niedrigseitigen Leistungsversorgungsknoten 4 bereitgestelltist, und selektiv gemäß dem Signalam Ausgangsknoten 2 leitend gemacht wird. Folglich wirdder MOS-Transistor 200 z.B. anstelle des Widerstandselements 7 inder in 1 gezeigten Pegelumwandlungsschaltungverwendet.
[0140] 16 ist ein Signalverlaufsdiagramm,das einen Betrieb der in 15 gezeigtenPegelumwandlungsschaltung illustriert. Bezugnehmend auf 16 wird nun der Betriebder in 15 gezeigten Umwandlungsstufean der Eingangsanfangsstufe beschrieben. Wenn das EingangssignalIN auf dem Pegel der Referenzspannung GND ist, ist der Ausgangsknoten 2 aufdem Pegel der Spannung VH und der MOS-Transistor 200 hält den Knoten 9 aufdem Pegel der niedrigseitigen Leistungsversorgungsspannung –VL.
[0141] Wenndas Eingangssignal IN von dem Niedrigpegel (GND) auf den hohen Pegel(VDD) ansteigt, steigt der Spannungspegel des Knotens 9 an,so dass der MOS-Transistor 6 leitend wird, und der Spannungspegeldes Knotens 2 abgesenkt wird. Der Spannungspegel des Ausgangsknotens 2 isthöher alsdie niedrigseitige Leistungsversorgungsspannung –VL, weil ein Schaltungsabschnittzum Treiben des Ausgangsknotens 2 der Pegelumwandlungsstufeeine Verhältnisschaltungist. Durch ausreichendes Reduzieren der Ausgangsoffsetspannung kannder MOS-Transistor 200 in den nichtleitenden Zustand gesetztwerden. In diesem Fall fließtnur so etwas wie ein Leckstrom in dem MOS-Transistor 200 unddas Absenken des Spannungspegels am Knoten 9 tritt im Gegensatzzu dem Fall der Verwendung eines Widerstandselements nicht auf.
[0142] Folglichgibt es keine Beschränkungender Hochpegelzeitperiode des Eingangssignals IN, was die Flexibilität der Schaltungverbessert.
[0143] Weiterhinkann das Gatepotential des MOS-Transistors 6 konstant gehaltenwerden und entsprechend wird der Ausgangsknoten 2 auf einem konstantenSpannungspegel gehalten. Deshalb kann ein Problem des Ansteigensder Niedrigpegelspannung am Ausgangsknoten 2 eliminiertwerden und es ist möglich,eine Arbeitsspanne fürdie niedrigseitige Spannung der Schaltung, die die Spannung am Ausgangsknoten 2 empfängt, zuverbessern.
[0144] 17 zeigt eine Modifikationder sechsten Ausführungsformder Erfindung. In 17 wirdder P-Kanal MOS-Transistor 16 verwendet, um den Pegel derHochpegelspannung des Eingangssignales IN umzuwandeln. In dieserUmwandlungsstufe an der Eingangsanfangsstufe ist ein P-Kanal MOS-Transistor 202,der selektiv in Antwort auf die Spannung an dem Ausgangsknoten 12 leitendgemacht wird, zwischen den hochseitigen Leistungsversorgungsknoten 3 undden Gateknoten 19 des MOS-Transistors 16 geschaltet.Mit anderen Worten verwendet die in 17 gezeigteEingangsumwandlungsstufe den p-Kanal MOS-Transistor 202 antwortendauf das Signal am Ausgangsknoten 12 anstelle des stromtreibendenElements 17 der in 5 gezeigtenPegelumwandlungsschaltung.
[0145] Inder Konfiguration der in 17 gezeigten Eingangsumwandlungsstufewird der Knoten 12, wenn das Eingangssignal IN den niedrigenPegel erreicht und dementsprechend das Kapazitätselement 18 den Spannungspegeldes Knotens 19 absenkt, durch den MOS-Transistor 16 geladen,so dass er den Spannungspegel nahe der hochseitigen LeistungsversorgungsspannungVH erreicht. In diesem Fall kann deshalb, falls die Offsetspannungdes Aus gangsknotens 12 auf den Spannungspegel gesetzt ist,der den MOS-Transistor 202 in dem nichtleitenden Zustandhält, derMOS-Transistor 202 nichtleitendgehalten werden.
[0146] Dementsprechendkann eine solche Situation verhindert werden, dass ein ladenderStrom den Spannungspegel des Knotens 19 erhöht, wenndas Eingangssignal IN auf dem niedrigen Pegel ist und folglich kanndie Beschränkungauf die Niedrigpegelzeitperiode des Eingangssignals IN eliminiertwerden.
[0147] Wenndas Eingangssignal IN auf den hohen Pegel steigt, wird der Knoten 19 durchdas Kapazitätselement 18 aufden Pegel der hochseitigen Leistungsversorgungsspannung VH getriebenund der MOS-Transistor 16 wird nichtleitend, so dass kein nachteiligerEinfluss auf die Niedrigpegelspannung des Ausgangsknotens 12 ausgeübt wird.In diesem Zustand hältder MOS-Transistor 202 den Knoten 19 auf dem Pegelder hochseitigen Leistungsversorgungsspannung VH.
[0148] Gemäß der sechstenAusführungsformder Erfindung ist, wie oben beschrieben, der Gateknoten des Ausgangstreibe-MOS-Transistors,der an seinem Gate das Eingangssignal durch das Kapazitätselementempfängt,mit dem MOS-Transistor verbunden, der an seinem Gate die Spannungan dem Treibeknoten des Ausgangstreibe-MOS-Transistors empfängt. Folglich ist es möglich, die Änderungim Potential des Gateknotens des Ausgangstreibe-MOS-Transistorszu unterdrückenund Beschränkungenauf die Hoch- und Niedrig-Pegelzeitperioden desEingangssignals könneneliminiert werden.
[0149] 18 zeigt eine Konfigurationeines Hauptabschnitts der Pegelumwandlungsschaltung gemäß der siebtenAusführungsformder Erfindung. Die in 18 gezeigtePegelumwandlungsschaltung weist ferner ein Widerstandselement 210 eineshohen Widerstands auf, das zwischen den Gateknoten 9 und denniedrigseitigen Leistungsversorgungsknoten 4 in der Konfigurationder in 15 gezeigtenPegelumwandlungsschaltung geschaltet ist. Die restliche Konfigurationder in 18 gezeigtenSchaltung ist dieselbe wie die der in 15 gezeigtenPegelumwandlungsschaltung. Entsprechende Abschnitte sind mit denselbenBezugszeichen bezeichnet und deren Beschreibung wird nicht wiederholt.
[0150] DasWiderstandselement 210 weist einen ausreichend großen WiderstandswertRI auf. Durch Verwendung des Widerstandselements 210 wirddas Anfangspotential des Gateknotens 9 auf die niedrigseitigeLeistungsversorgungsspannung –VLgesetzt. Das Widerstandselement 210 weist einen ausreichendgroßenWiderstandswert RI auf, so dass sein Treibestrom kleiner als derLeckstrom des MOS-Transistors 200 ist. Entsprechend kanneine unnötige Änderungin dem Potentialpegel des Gateknotens 9 in dem stationären Zustandzuverlässigunterdrücktwerden und das Signal kann am Ausgangsknoten 2 gemäß dem EingangssignalIN mit dem Potential des Gateknotens 9 akkurat initialisiertproduziert werden.
[0151] Obwohlin der Abbildung nicht gezeigt, kann die in 17 gezeigte Schaltung ähnlich gemäß der siebtenAusführungsformder Erfindung konfiguriert sein, so dass ein Widerstandselementeines hohen Widerstands parallel zu dem MOS-Transistor 202 geschaltetist. In einer solchen Anordnung kann der Spannungspegel des Gateknotens 19 aufdie hochseitige Leistungsversorgungsspannung VH initialisiert sein.
[0152] Gemäß der siebtenAusführungsformder Erfindung ist, wie oben beschrieben, der Ausgangstreibe-MOS-Transistor,der an seinem Gate das Eingangssignal durch das Kapazitätselementempfängt, sokonfiguriert, dass das Gate mit dem Widerstandselement (strombegrenzendenElement) verbunden ist, das einen hohen Wi derstand aufweist undist parallel mit dem MOS-Transistor geschaltet, der an seinem Gatedas Ausgangsknotenpotential empfängt. Folglichkann das Gatepotential des Ausgangstreibe-MOS-Transistors auf einen vorbestimmtenSpannungspegel initialisiert werden.
[0153] 19 zeigt eine Konfigurationeines Hauptabschnitts der Pegelumwandlungsschaltung gemäß einerachten Ausführungsformder Erfindung. Die in 19 gezeigtePegelumwandlungsschaltung beinhaltet anstelle des in 18 gezeigten Widerstandselements 210 eineshohen Widerstands einen N-Kanal MOS-Transistor 220, dergemäß einemAusgangssignal (Anschalt-Zurücksetz-Signal/Power-On Reset)POR einer Anschalt-Zurücksetz-Schaltung 230 (POR)leitend gemacht wird und sein Gateknoten 9 ist mit demniedrigseitigen Leistungsversorgungsknoten 4 gekoppelt.Die restliche Konfiguration der in 19 gezeigtenPegelumwandlungsschaltung ist dieselbe, wie bei der in 18 gezeigten Pegelumwandlungsschaltung.Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnetund deren Beschreibung wird nicht wiederholt.
[0154] DieAnschalt-Zurücksetz-Schaltung 230 arbeitetmit Arbeitsleistungsversorgungsspannungen der hoch- und niedrigseitigenLeistungsversorgungsspannungen VH und –VL. Wenn diese Spannungen VHund –VLangelegt werden, treibt die Anschalt-Zurücksetz-Schaltung 230 das Anschalt-Zurücksetz-SignalPOR auf den H-Pegelder Spannung VH und hältden H-Pegel füreine vorbestimmte Periode. In dem stationären Zustand wird das Anschalt-Zurücksetz-SignalPOR auf dem Pegel der niedrigseitigen Leistungsversorgungsspannung –VL gehalten.
[0155] Wiein 20 gezeigt ist, sindbeide Spannungen VH und –VLvor dem Anschalten auf dem Pegel der Referenzspannung GND. Wenn dieLeistungsversorgung angeschaltet wird, steigt die hochseitige LeistungsversorgungsspannungVH auf den vorbestimmten Spannungspegel (VH) und die niedrigseitigeLeistungsversorgungsspannung –VL erreichtden vorbestimmten Spannungspegel (–VL). Wenn die Spannungen VHund –VLdie vorbestimmten Spannungspegel erreichen oder in Antwort auf dasAnschalten stabil werden, steigt das Anschalt-Zurücksetz-SignalPOR, das von der Anschalt-Zurücksetz-Schaltung 230 zugeführt wird,auf den Pegel der Spannung VH an. Antwortend wird der MOS-Transistor 220 leitend,so dass er den Gateknoten 9 mit dem niedrigseitigen Leistungsversorgungsknoten 4 verbindetund der Gateknoten 9 wird auf den Pegel der Spannung –VL initialisiert.
[0156] Wenneine vorbestimmte Zeitperiode verstreicht, erreicht das von derAnschalt-Zurücksetz-Schaltung 230 angelegteAnschalt-Zurücksetz-SignalPOR den Pegel der Spannung –VLund der MOS-Transistor 220 wirdausgeschaltet. In dem normalen Betrieb wird der MOS-Transistor 220 nichtleitendgehalten und übtentsprechend keinen nachteiligen Einfluss auf den Pegelumwandlungsvorgang amEingangssignal IN aus.
[0157] 21 zeigt schematisch einBeispiel der Konfiguration der in 19 gezeigtenAnschalt-Zurücksetz-Schaltung 230.In 21 beinhaltet dieAnschalt-Zurücksetz-Schaltung 230 eineVH-An-Detektierschaltung 240,die die Spannungen VDD und GND als Arbeitsspannungen empfängt unddas Anschalten der hochseitigen Leistungsversorgungsspannung VHdetektiert, eine VL-An-Detektierschaltung 242,die die Spannungen VDD und GND als Arbeitsspannungen empfängt unddas Anschalten der niedrigseitigen LeistungsversorgungsspannungVL detektiert, und eine NAND-Schaltung 244,die die Spannungen VDD und GND als Betriebsleistungsversorgungsspannungenempfängtund Anschalt-Detektiersignale PUPH und PUPL von den An-Detektierschaltungen 240 bzw. 242 empfängt, einePegelumwandlungsschaltung 246 zum Umwandeln des Pegelsdes Ausgangssignals der NAND-Schaltung 244, und eine Einzelpulserzeugungsschaltung 248 zumErzeugen eines einzelnen Pulssignales in Antwort auf das Ansteigeneines Ausgangssignal MPOR der Pegelumwandlungsschaltung 246.
[0158] DieVH-An-Detektierschaltung 240 beinhaltet zum Beispiel einKapazitätselementund ein Widerstandselement, die in Reihe zwischen den hochseitigenLeistungsversorgungsknoten und den Masseknoten geschaltet sind.Gemäß der Spannungsänderungdurch die Kapazitätskopplungdieses Kapazitätselementsbestimmt die VH-An-Detektierschaltung 240 z.B.mit einem Invertierer, ob die hochseitige LeistungsversorgungsspannungVH angeschaltet wird und treibt das Anschalt-Detektiersignal PUPH nachdem Anschalten auf den H-Pegel.
[0159] DieVL-An-Detektierschaltung 242 beinhaltet zum Beispiel einWiderstandselement und ein Kapazitätselement, die in Reihe zwischenden Leistungsversorgungsknoten, der die Spannung VDD empfängt, undden niedrigseitigen Leistungsversorgungsknoten, der die niedrigseitigeLeistungsversorgungsspannung –VLempfängt,geschaltet sind, und detektiert das Anschalten der niedrigseitigenLeistungsversorgungsspannung durch die Kapazitätskopplung des Kapazitätselements.Wenn die Spannung –VL angeschaltetwird, treibt die VL-An-Detektierschaltung 242 das AusgangssignalPUPL auf den H-Pegel.
[0160] Wenndie Spannung-An-Detektiersignale PUPH und PUPL beide auf den H-Pegelder Spannung VDD sind, treibt das NAND-Gatter 244 sein Ausgangssignalauf den Pegel der Spannung GND. Wenn wenigstens eins der An-Detektiersignale PUPHund PUPL auf dem niedrigen Pegel ist, erzeugt die NAND-Schaltung 244 einSignal auf dem Pegel der Spannung VDD.
[0161] DiePegelumwandlungsschaltung 246 weist zum Beispiel die in 1 gezeigte Konfigurationauf und wandelt das Ausgangssig nal der NAND-Schaltung 244 inein Signal um, das sich zwischen den Spannungen VH und –VL ändert.
[0162] DieEinzelpulserzeugungsschaltung 248 arbeitet mit den SpannungenVH und -VL als Betriebsleistungsversorgungsspannungen. Die Einzelpulserzeugungsschaltung 248 produziertein einzelnes Pulssignal in Antwort auf das Ansteigen des Signals MPOR,das von der Pegelumwandlungsschaltung 246 empfangen wird,so dass das Anschalt-Zurücksetz-SignalPOR erzeugt wird.
[0163] 22 ist ein Signalverlaufsdiagramm,das einen Betrieb der in 21 gezeigtenAnschalt-Zurücksetz-Schaltung 230 zeigt.Bezugnehmend auf 22 wirdnun der Betrieb der in 21 gezeigten Anschalt-Zurücksetz-Schaltung 23 beschrieben.
[0164] Indieser Anschalt-Zurücksetz-Schaltung 230 wirdangenommen, dass die Spannungen VDD und GND schneller stabilisiertwerden als die Spannung VH und –VL.
[0165] Wenndie Spannung VH angeschaltet wird und deren Spannungspegel ansteigt,detektiert die VH-An-Detektierschaltung 240 diesen Spannungsanstiegdurch die Kapazitätskopplungdes internen Kapazitätselementsund erhöhtantwortend das Anschalt-DetektiersignalPUPH auf den hohen Pegel. Wenn die Spannung –VL angeschaltet wird und derenSpannungspegel absinkt, detektiert ähnlich die VL-An-Detektierschaltung 242 diesesAbsinken des Spannungspegels durch die Kapazitätskopplung des internen Kapazitätselementsund treibt das Anschalt-Detektiersignal PUPL auf den hohen Pegel. Wenndie beiden Detektiersignale PUPH und PUPL den hohen Pegel der SpannungVDD erreichen, erreicht das Ausgangssignal der NAND-Schaltung 244 denniedrigen Pegel der Spannung GND.
[0166] DiePegelumwandlungsschaltung 246 weist zum Beispiel dieselbeKonfiguration wie die in 1 gezeigteauf und invertiert die logischen Pegel des Ausgangssignals der NAND-Schaltung 244 mitumgewandelter Signalamplitude. Deshalb steigt das von der Pegelumwandlungsschaltung 246 ausgegebene SignalMPOR in Antwort auf das Abfallen des Ausgangssignals der NAND-Schaltung 244 aufden Pegel der Spannung VH an. In Antwort auf das Ansteigen des SignalsMPOR treibt die Einzelpulserzeugungsschaltung 248 das AusgangssignalPOR auf den Pegel der Spannung VH und hält es für eine vorbestimmte Zeitperiode.Wenn die vorbestimmte Zeitperiode verstreicht, treibt die Einzelpulserzeugungsschaltung 248 dasSignal POR auf den Pegel der Spannung –VL.
[0167] Gemäß der Konfigurationder in 21 gezeigtenAnschalt-Zurücksetz-Schaltung 230 kann deshalbdas Anschalt-Zurücksetz-Signal POR in der Formdes Einzelpulses erzeugt werden, nachdem die beiden Spannungen VHund –VLdie vorbestimmten Spannungspegel erreichen.
[0168] Zusätzlich kanngemäß der Konfigurationder in 21 gezeigtenAnschalt-Zurücksetz-Schaltung 230 dasAnschalt-Zurücksetz-Signal POR unabhängig vonder Anschaltreihenfolge der Spannung VH und –VL erzeugt werden, nachdemdie Detektierschaltungen 240 und 242 das Anschaltendieser Spannungen VH und –VLdetektieren.
[0169] Inder Anordnung gemäß der achtenAusführungsformder Erfindung könnenall die N-Kanal MOS-Transistoren in der in 19 gezeigten Konfiguration durch P-KanalMOS-Transistoren ersetzt werden, und der Leistungsversorgungsknoten 4 mit derhochseitigen Versorgungsspannung VH versorgt werden, so dass dieAmplitude des hochseitigen Signals umgewandelt werden kann. In diesemFall wird das Anschalt-Zurücksetz-Signal,das ein invertiertes Signal des Ausgangssignals POR der in 21 gezeigten Einzelpuls-Erzeugungsschaltung 248 ist,an das Gate des initialisierenden P-Kanal MOS-Transistors angelegt.
[0170] Gemäß der achtenAusführungsformder Erfindung wird der interne Knoten der Pegelumwandlungsschaltunggemäß dem Anschalt-Zurücksetzsignalinitialisiert und kann folglich akkurat auf den vorbestimmten Spannungspegelgesetzt werden. Weiterhin wird in dem normalen Betriebsmodus derinterne Knoten in den schwebenden Zustand gesetzt und der Spannungspegeldes internen Knotens kann akkurat durch Kapazitätskopplung des Kapazitätselementsgesetzt werden.
[0171] DieMOS-Transistoren in der ersten bis achten Ausführungsform müssen lediglichFeldeffekttransistoren sein und können MOS-Transistoren sein, die auf einem Halbleitersubstratausgebildet sind oder Dünnschichttransistoren(TFT), die auf einem isolierenden Substrat, wie zum Beispiel Glas, gebildetsind.
[0172] Gemäß der Erfindungist, wie oben beschrieben, die Pegelumwandlungsschaltung aus MOS-Transistorender einzigen Art gebildet und das Gate des Ausgangstreibetransistorswird durch das Kapazitätselementgemäß dem Eingangssignalgetrieben. Deshalb kann die Spannung an dem Sourceknoten des Ausgangstreibetransistorsals das Ausgangssignal des Ausgangstreibetransistors unabhängig vondem Spannungspegel eines entsprechenden logischen Pegels des Eingangssignalsausgegeben werden. Entsprechend ist es möglich, die Pegelumwandlungsschaltungzu implementieren, die eine verringerte Anzahl von Herstellungsschrittenerfordert und mit niedriger Leistungsaufnahme arbeitet.

权利要求:
Claims (15)
[1] Pegelumwandlungsschaltung mit einer ersten Leistungsversorgung(4; 13) und einer zweiten Leistungsversorgung(3; 14) zum Umwandeln eines Eingangssignals (IN)mit einer Amplitude, die kleiner ist, als eine Spannungsdifferenzzwischen den Spannungen der ersten und der zweiten Leistungsversorgung, inein Signal, das sich zwischen Spannungspegeln ändert, die den Spannungen derersten und der zweiten Leistungsversorgung entsprechen, mit: einemersten Isoliertgate-Feldeffekttransistor (6; 16), derzwischen einen Ausgangsknoten (2; 12) und die ersteLeistungsversorgung (4; 13) gekoppelt ist; einemersten Kapazitätselement(8; 18), das zwischen einen Knoten (1; 11),der das Eingangssignal empfängt,und ein Gate des ersten Isoliertgate-Feldeffekttransistors gekoppeltist; einem ersten Stromtreibeelement (7; 17; 200; 202), daszwischen das Gate des ersten Isoliertgate-Feldeffekttransistorsund die erste Leistungsversorgung gekoppelt ist; und einemzweiten Stromtreibeelement (5; 15), das zwischendie zweite Leistungsversorgung (3; 14) und denAusgangsknoten gekoppelt ist.
[2] Pegelumwandlungsschaltung nach Anspruch 1, bei derdie erste Leistungsversorgung (4) eine Spannung (VL) liefert,die niedriger ist, als die Spannung (VH) der zweiten Leistungsversorgung(3), das Eingangssignal (IN) einen Spannungspegel aufweist, derhöher ist,als die Spannung der ersten Leistungsversorgung, und der erste Isoliertgate-Feldeffekttransistor(6) ein N-Kanal Isoliertgate-Feldeffekttransistor ist.
[3] Pegelumwandlungsschaltung nach Anspruch 1 oder 2,bei der ein niedrigerer Pegel des Eingangssignals (IN) ein Massespannungspegel(GND) ist.
[4] Pegelumwandlungsschaltung nach Anspruch 1, bei der dieerste Leistungsversorgung (13) eine Spannung (VHG) liefert,die höherist, als die Spannung der zweiten Leistungsversorgung (14),und das Eingangssignal (IN) einen Spannungspegel aufweist, der niedrigerist, als die Spannung der ersten Leistungsversorgung; und dererste Isoliertgate-Feldeffekttransistor (16) ein P-Kanal Isoliertgate-Feldeffekttransistorist.
[5] Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis4, bei der das erste Stromtreibeelement (7; 17)ein strombegrenzendes Element (7a; 7b) ist.
[6] Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis5, bei der das erste Stromtreibeelement (7; 17; 200; 202)einen zweiten Isoliertgate-Feldeffekttransistor (200; 202)aufweist, der zwischen die erste Leistungsversorgung (4)und das Gate des ersten Isoliertgate-Feldeffekttransistors (6) gekoppeltist, der ein Gate mit dem Ausgangsknoten (2; 12)gekoppelt aufweist und vom selben Leitungstyp ist, wie der ersteIsoliertgate-Feldeffekttransistor.
[7] Pegelumwandlungsschaltung nach Anspruch 6 mit weiterhin:einem strombegrenzenden Element (210), das parallel zudem zweiten Isoliertgate-Feldeffekttransistor (200) geschaltetist.
[8] Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis7, mit weiterhin: einem zweiten Isoliertgate-Feldeffekttransistor(220) zum Verbinden des Gate des ersten Isoliertgate-Feldeffekttransistors(6) und der ersten Leistungsversorgung (4) inAnt wort auf ein Zurücksetzsignal (POR),und der vom selben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor.
[9] Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis8, bei der das zweite Stromtreibeelement (5; 15; 20, 30, 40;Q1, Q2, CP1) ein strombegrenzendes Element (5a; 5b; 20; 30; 40)aufweist.
[10] Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis5, bei der das zweite Stromtreibeelement (20; 30; 40)beinhaltet: einen zweiten Isoliertgate-Feldeffekttransistor(21; 31), der zwischen die zweite Leistungsversorgung(3; 14) und den Ausgangsknoten (2; 12)gekoppelt ist und von demselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor(6; 16), einen dritten Isoliertgate-Feldeffekttransistor(22; 32), der zwischen die zweite Leistungsversorgung(3; 14) und ein Gate des zweiten Isoliertgate-Feldeffekttransistorsgekoppelt ist, in einer Vorwärtsrichtungvon der zweiten Leistungsversorgung diodenverbunden ist, und vondemselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor,und ein zweites Kapazitätselement(23; 33), das zwischen den Ausgangsknoten unddas Gate des zweiten Isoliertgate-Feldeffekttransistors geschaltet ist, undder Ausgangsknoten (2; 12) ein pegelumgewandeltesSignal (/OUT) erzeugt.
[11] Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis5, bei der das zweite Stromtreibeelement (20; 30; 40)beinhaltet: einen zweiten Isoliertgate-Feldeffekttransistor(21; 31; 43), der zwischen die zweiteLeistungsversorgung (3; 14) und den Ausgangsknoten(2; 12) gekoppelt ist und von demselben Leitungstypist, wie der erste Isoliertgate-Feldeffekttransistor, einendritten Isoliertgate-Feldeffekttransistor (22; 32; 42),der zwischen die zweite Leistungsversorgung (3; 14)und ein Gate des zweiten Isoliertgate-Feldeffekttransistors gekoppeltist, in einer Vorwärtsrichtung vonder zweiten Leistungsversorgung diodenverbunden ist, und von demselbenLeitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor,und ein zweites Kapazitätselement(23; 33; 43), das zwischen den Ausgangsknoten(2; 12) und das Gate des zweiten Isoliertgate-Feldeffekttransistorsgeschaltet ist, und die Pegelumwandlungsschaltung weiterhinaufweist: einen vierten Isoliertgate-Feldeffekttransistor (41; 66),der zwischen die zweite Leistungsversorgung (3; 14)und einen Endausgangsknoten (50; 62) gekoppeltist, ein Gate mit dem Gate des zweiten Isoliertgate-Feldeffekttransistorsverbunden aufweist, und von demselben Leitungstyp ist, wie der ersteIsoliertgate-Feldeffekttransistor, und einem fünften Isoliertgate-Feldeffekttransistor(46; 65), der zwischen den Endausgangsknoten unddie erste Leistungsversorgung (4; 13) gekoppeltist, ein Gate mit dem Gate des ersten Isoliertgate-Feldeffekttransistorsverbunden aufweist, und von demselben Leitungstyp ist, wie der ersteIsoliertgate-Feldeffekttransistor, undder Endausgangsknoten ein pegelumgewandeltes Signal (/OUT) erzeugt.
[12] Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis5, bei der das zweite Stromtreibeelement (Q1, Q2, CP1) weiterhinbeinhaltet: einen zweiten Isoliertgate-Feldeffekttransistor(Q1), der zwischen die zweite Leistungsversorgung (102) undden Ausgangsknoten (A) gekoppelt ist und von demselben Leitungstypist, wie der erste Isoliertgate-Feldeffekttransistor, einendritten Isoliertgate-Feldeffekttransistor (Q2), der zwischen diezweite Leistungsversorgung (102) und ein Gate des zweitenIsoliertgate-Feldeffekttransistors gekoppelt ist, in einer Vorwärtsrichtungvon der zweiten Leistungsversorgung diodenverbunden ist, und vondemselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor,und ein zweites Kapazitätselement(CP1), das zwischen den Ausgangsknoten und das Gate des zweitenIsoliertgate-Feldeffekttransistorsgeschaltet ist, und die Pegelumwandlungsschaltung weiterhinaufweist: eine Gegentaktstufe (110) zum Treiben einesersten internen Knotens (B) gemäß einemSignal an dem Ausgangsknoten (A) und einem Signal an dem Gate (9)des ersten Isoliertgate-Feldeffekttransistors(6) und von demselben Leitungstyp, wie der erste Isoliertgate-Feldeffekttransistor; einerinternen Treibestufe (120) zum Treiben eines zweiten internenKnotens (C) gemäß einemSignal an dem ersten internen Knoten (B) und aus Isoliertgate-Feldeffekttransistoren(Q5–Q7)eines Leitungstyps gebildet, der mit dem Leitungstyp des erstenIsoliertgate-Feldeffekttransistors übereinstimmt; und einerEndausgangsstufe (130) zum Treiben eines Endausgangsknotens(150), so dass ein pegelumgewandeltes Signal gemäß wenigstenseinem Signal an dem Ausgangsknoten (A) und Signalen an dem erstenund an dem zweiten internen Knoten ausgegeben wird, und aus Isoliertgate-Feldeffekttransistoren(Q8–Q15)eines Leitungstyps gebildet, der mit dem Leitungstyp des erstenIsoliertgate-Feldeffekttransistors übereinstimmt.
[13] Pegelumwandlungsschaltung nach Anspruch 12, beider die Gegentaktstufe (110) beinhaltet: einenvierten Isoliertgate-Feldeffekttransistor (Q4), der zwischen denersten Leistungsversorgungsknoten (104) und den ersteninternen Knoten (B) gekoppelt ist, ein Gate mit dem Gate des erstenIsoliertgate-Feldeffekttransistors (6) gekoppelt aufweist,und von demselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor;und einen fünftenIsoliertgate-Feldeffekttransistor (Q5), der zwischen die zweiteLeistungsversorgung (102) und den ersten internen Knotengekoppelt ist, ein Gate mit dem Ausgangsknoten (A) verbunden aufweist,und von demselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor.
[14] Pegelumwandlungsschaltung nach Anspruch 12, beider die interne Treibestufe (120) beinhaltet: einenvierten Isoliertgate-Feldeffekttransistor (Q7), der zwischen denzweiten internen Knoten (C) und die erste Leistungsversorgung (104)gekoppelt ist, ein Gate mit dem ersten internen Knoten gekoppelt aufweist,und von demselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor; einenfünftenIsoliertgate-Feldeffekttransistor (Q5), der zwischen die zweiteLeistungsversorgung (VH) und den zweiten internen Knoten gekoppeltist und von demselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor; einensechsten Isoliertgate-Feldeffekttransistor (Q6), der zwischen diezweite Leistungsversorgung und ein Gate des fünften Isoliertgate-Feldeffekttransistors geschaltetist, in Vorwärtsrichtungvon der zweiten Leistungsversorgung diodenverbunden ist, und von demselbenLeitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor;und ein zweites Kapazitätselement(CP2), das zwischen den zweiten internen Knoten und das Gate desfünftenIsoliertgate-Feldeffekttransistorsgeschaltet ist.
[15] Pegelumwandlungsschaltung nach Anspruch 12, beider die Endausgangsstufe (130) beinhaltet: einenvierten Isoliertgate-Feldeffekttransistor (Q12), der zwischen einendritten internen Knoten (D) und die erste Leistungsversorgung (104)gekoppelt ist, ein Gate mit dem Endaus gangsknoten (150)gekoppelt aufweist, und von demselben Leitungstyp ist, wie der ersteIsoliertgate-Feldeffekttransistor; einen sechsten Isoliertgate-Feldeffekttransistor (Q13),der zwischen einen vierten internen Knoten (E) und die erste Leistungsversorgunggekoppelt ist, ein Gate mit einem dritten internen Knoten verbundenaufweist, und von demselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor; einensiebten Isoliertgate-Feldeffekttransistor (Q9), der zwischen denvierten internen Knoten (E) und die zweite Leistungsversorgung (102)gekoppelt ist, ein Gate mit einem fünften internen Knoten (F) verbundenaufweist, und von demselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor; eindrittes Kapazitätselement(CP3), das zwischen den vierten internen Knoten (E) und den fünften internenKnoten (F) geschaltet ist, einen achten Isoliertgate-Feldeffekttransistor(Q14), der zwischen den fünfteninternen Knoten (F) und die erste Leistungsversorgung (104)gekoppelt ist, ein Gate mit dem ersten internen Knoten (B) verbunden aufweist,und von demselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor; einenneunten Isoliertgate-Feldeffekttransistor (Q10), der zwischen denfünfteninternen Knoten (F) und die zweite Leistungsversorgung (102)gekoppelt ist, ein Gate mit dem zweiten internen Knoten (C) verbunden aufweist,und von demselben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor; einenzehnten Isoliertgate-Feldeffekttransistor (Q15), der zwischen denEndausgangsknoten (150) und die erste Leistungsversorgung(104) gekoppelt ist, ein Gate mit dem ersten internen Knoten(B) verbunden aufweist, und von demselben Leitungstyp ist, wie der ersteIsoliertgate-Feldeffekttransistor; und einen elften Isoliertgate-Feldeffekttransistor(Q11), der zwischen den Endausgangsknoten (150) und die zweiteLeistungsversorgung (102) gekoppelt ist, ein Gate mit demfünfteninternen Knoten (F) verbunden aufweist, und von demselben Leitungstypist, wie der erste Isoliertgate-Feldeffekttransistor.

类似技术:

---

公开号 | 公开日 | 专利标题

---

US5694072A|1997-12-02|Programmable substrate bias generator with current-mirrored differential comparator and isolated bulk-node sensing transistor for bias voltage control

---

US7495471B2|2009-02-24|Adjustable transistor body bias circuitry

---

US7176740B2|2007-02-13|Level conversion circuit

---

JP2639325B2|1997-08-13|定電圧発生回路

---

KR100218040B1|1999-09-01|반도체장치 및 비교회로

---

US7307469B2|2007-12-11|Step-down power supply

---

US6919743B2|2005-07-19|Drive circuit with low current consumption

---

US7521971B2|2009-04-21|Buffer circuit

---

US6229341B1|2001-05-08|Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof

---

US5220216A|1993-06-15|Programmable driving power of a CMOS gate

---

US6476666B1|2002-11-05|Bootstrapped charge pump

---

US7239185B2|2007-07-03|Driver circuit connected to pulse shaping circuitry

---

US6191615B1|2001-02-20|Logic circuit having reduced power consumption

---

US5227679A|1993-07-13|Cmos digital-controlled delay gate

---

US4717840A|1988-01-05|Voltage level sensing power-up reset circuit

---

EP1469603B1|2010-03-03|Pufferschaltung mit gesteuerter Anstiegszeit

---

US5117131A|1992-05-26|Buffer circuit having a voltage drop means for the purpose of reducing peak current and through-current

---

US7545186B2|2009-06-09|Reset circuit

---

US6236239B1|2001-05-22|Output buffer circuit achieving stable operation and cost reduction

---

US4779013A|1988-10-18|Slew-rate limited output driver having reduced switching noise

---

US7554379B2|2009-06-30|High-speed, low-power level shifter for mixed signal-level environments

---

US5151614A|1992-09-29|Circuit having charge compensation and an operation method of the same

---

US7061217B2|2006-06-13|Integrated power switching circuit

---

KR930000970B1|1993-02-11|반도체 집적회로의 출력회로

---

US5896043A|1999-04-20|Level shift circuit

同族专利:

---

公开号 | 公开日

---

TWI247482B|2006-01-11|

---

JP2005012356A|2005-01-13|

---

TW200505161A|2005-02-01|

---

CN1574634A|2005-02-02|

---

CN100571037C|2009-12-16|

---

JP4043409B2|2008-02-06|

---

DE102004027183B4|2010-05-12|

---

KR100735848B1|2007-07-04|

---

US7034571B2|2006-04-25|

---

KR20040111111A|2004-12-31|

---

US20040257111A1|2004-12-23|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

法律状态:
2005-01-20| OP8| Request for examination as to paragraph 44 patent law|

---

2010-11-04| 8364| No opposition during term of opposition|

---

2012-04-25| R084| Declaration of willingness to licence|

---

2019-01-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|

优先权:

---

申请号 | 申请日 | 专利标题

---